回首頁 登入/註冊 刊登徵才

南部工作機會數位IC

搜尋結果:

  • 面議(經常性薪資達4萬元或以上) 台南市新市區 4年工作經驗 今天剛更新
    工作項目: 1. 開發維護 in-house VIP 2. 支援產品線 IC 驗證計劃 工作地點:台南科學園區 應徵條件: 1. 大學、碩士以上;電機、電機與控制、資訊科學、自動控制、通訊工程
    展開
    員工生日禮金年終獎金三節獎金意外險壽險
  • 面議(經常性薪資達4萬元或以上) 台南市安南區 工作經歷不拘 5天前更新
    一、IC電路設計,模擬,下線。 二、建立RTL架構,使用Verilog/VHDL撰寫控制與資料處理邏輯。 三、設計與實作控制模組(如PID控制器、解調與濾波器等)。 四、使用FPGA實
    展開
    良好升遷制度眷屬團保員工停車位或停車補助員工健身房員工餐廳
  • 面議(經常性薪資達4萬元或以上) 台南市安南區 工作經歷不拘 5天前更新
    感測器晶片開發、FPGA系統開發
    展開
    良好升遷制度眷屬團保員工停車位或停車補助員工健身房員工餐廳
  • 面議(經常性薪資達4萬元或以上) 高雄市苓雅區 1年工作經驗 今天剛更新
    1.依據需求規劃與建置 RF 系統,參與從概念設計到產品量產的完整開發流程。 2.測試驗證射頻電路效能,使用網路分析儀、頻譜分析儀等儀器進行RF電路測試與優化。 3.RF線路設計、阻抗匹配、PCB佈局與除錯,確保最佳射頻性能。 4.整合、測試、優化 RFIC 模組,負責無線通信、毫米波、射頻前端電路設計。 5.作為客戶技術窗口,協助技術問題溝通,參與專案會議並提供技術報告。
    展開
    年終獎金員工聚餐慶生會尾牙員工國內、外進修補助
  • 面議(經常性薪資達4萬元或以上) 台南市新市區 工作經歷不拘 今天剛更新
    (1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3
    展開
    員工生日禮金年終獎金三節獎金意外險壽險
  • 面議(經常性薪資達4萬元或以上) 台南市新市區 工作經歷不拘 今天剛更新
    工作項目: 1. CPU & GPU Backend Implementation (APR) 2. CPU/GPU Backend Flow Development, Enhancement & Automation 3. Advanced CPU/GPU Technology Development: High-performance, Low Power, and PPA Optimization 應徵條件: 1. 碩士以上;電機、資工、電子相關科系畢業為主。 2. 熟悉 APR Tools (Innovus、ICC2、Fusion Compiler…),有Synthesis、STA/IR Analysis、Physical Verification等相關經驗者佳。 3. 具備程式設計能力,熟悉 TCL/Perl/C++/Python。 4. 有 High Performance CPU/GPU APR經驗尤佳。 5. 個性積極負責、勇於迎接新挑戰,對於 High-Performance CPU/GPU Technology 有興趣者。
    展開
    員工生日禮金年終獎金三節獎金意外險壽險
  • 面議(經常性薪資達4萬元或以上) 台南市新市區 工作經歷不拘 今天剛更新
    職務說明: 1. Create formal verification test plan. 2. Develop formal verification environment. 3. Run formal verification and regression, debug failures and analyze coverage. 4. Support other members in deploying formal verification. 5. Survey new formal applications and develop related workflow. 6. Enhance and maintain formal verification workflow. 徵才條件: A. Key qualifications : 1. Master‘s or above in Electrical Engineering, Computer Science. 2. Familiar with standard verification concepts and workflow. 3. Familiar with SystemVerilog and Verilog. 4. Familiar with scripting languages (Perl, Python, etc.). 5. Good communication skills. B. Preferred qualifications : 1. Familiar with SystemVerilog Assertion (SVA). 2. Familiar with formal verification methodology. 3. Familiar with formal tools (JasperGold, VCFormal). 4. Practical experience in formal verification, able to apply strategies to resolve issues during the verification process. 5. Familiar with bus protocol concept (AMBA). 6. Familiar with UVM methodology.
    展開
    員工生日禮金年終獎金三節獎金意外險壽險
  • 面議(經常性薪資達4萬元或以上) 台南市新市區 工作經歷不拘 今天剛更新
    工作項目: 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件: 1.碩士以上;電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗,熟悉 TCL/Perl/Python。 4.英文能力良好,聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳,例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰,對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。
    展開
    員工生日禮金年終獎金三節獎金意外險壽險
  • 面議(經常性薪資達4萬元或以上) 台南市新市區 工作經歷不拘 今天剛更新
    工作項目: 1. ARM Architecture based Complex CPU Subsystem Platform Design & Integration, Add-on Features Enablement and IP Development 2. SoC Architecture Exploration, Performance Projection and Bottleneck Analysis 3. Benchmark/Power Characterization on Emulation Platform, Result Analysis and Optimization 4. CPU Architecture/Micro-architecture Research 5. Involvement of Post-silicon Bring-up and Debug 應徵條件: 1.碩士以上;電機、資工、電子相關科系畢業為主。 2.具IP開發經驗,熟悉 SoC Integration & Design Flow、Frontend Timing/Power Analysis EDA Tools。 3.熟悉ARMv7/v8-A CPU 架構及AMBA protocol,有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4.具Emulation platform (Zebu, Palladium)經驗尤佳。 5.有 Low Power Design & Verification、Post-Silicon Validation & Debug 經驗尤佳。 6.積極負責、溝通協調能力強、勇於迎接挑戰,對於 High-Performance CPU Technology 有興趣者。
    展開
    員工生日禮金年終獎金三節獎金意外險壽險
  • 月薪50000元 屏東縣屏東市 2年工作經驗 4天前更新
    1.PCB Layout 2.類比電路設計 3.電路設計 4.表面貼焊技術(SMT)
    展開
    員工生日禮金員工團保誤餐費員工在職教育訓練良好升遷制度
  • 面議(經常性薪資達4萬元或以上) 高雄市仁武區 工作經歷不拘 3天前更新
    軟體程式設計、程式語言C / 組合語言、Embedded Linux system開發、VOIP、/類比硬體電路設計
    展開
    全勤獎金年節獎金年終獎金三節獎金禮品