-
職缺名稱公司名稱上班地點工作經驗更新薪資待遇
- 面議（經常性薪資達4萬元或以上） 新竹市東區 8年工作經驗 35天前更新展開
1、具有RA知識和HTOL硬體設計經驗的資深可靠性工程師。 2、展現積極的態度，開發系統級HTOL以滿足全球頂級ASIC客戶對超高速IP的需求。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 35天前更新展開
1. Serdes/High speed interface related PHYD IP architecture planning. 2. Serdes/High speed interface related PHYD IP RTL coding. 3. Serdes/High speed interface related PHYD IP front-end and back-end integration. 4. Co-work with MAC design team and DV team for IP verification. 5. Co-work with Analog design team for PHY co-simulation.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 2年工作經驗 35天前更新展開
1. Perform pre-silicon and post-silicon correlation and modeling related to adaptive voltage scaling and on-die sensor 2. Develop and improve post-silicon testing methodologies related to adaptive voltage scaling and on-die sensor
- 面議（經常性薪資達4萬元或以上） 新竹市東區 7年工作經驗 35天前更新展開
1. Develop systematic methodology to alleviate design challenges, including FIP development, synthesis, DFT, physical implementation, sign-off, process what-if assessment, system performance evaluation, in advanced nodes or package. 2. Closely work with foundry and EDA vendors to define innovative HPC, Chiplet design methodologies. 3. Explore new circuit architecture, EDA features and define improvement direction from MTK product requirements.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 4年工作經驗 35天前更新展開
1. 熟悉 2.5D 或是 3D 封裝技術, 開發和量產經驗 2. 從系統架構優劣比較, SIPI 或是測試或是 thermal 角度來提供適合的封裝技術
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 35天前更新展開
1. 5G NR通訊系統分析 (a) 5G NR實體層規格及流程驗證 (b) 基頻演算法設計驗證及訊號分析 (c) 整體系統效能驗證與流程分析 2. 5G NR通訊平台開發 (a) 內部測試平台開發 (基本功能,算法) (b) 系統性能以及RRM分析平台開發
- 面議（經常性薪資達4萬元或以上） 新竹縣竹北市 8年工作經驗 35天前更新展開
1. 規劃/設計開發板 (EVK)的規格, 電路, 以及PCB layout 2. 電源架構設計，包含制定規格和電路設計/驗證 3. 調研客戶產品需求以及競爭力分析 4. 全球客戶專案管理以及技術支持
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 35天前更新展開
CPU Physical design, - floorplanning, - timing closure - Physical verficiation - DFT
- 面議（經常性薪資達4萬元或以上） 新竹市東區 8年工作經驗 35天前更新展開
We are seeking a highly technical Wireless Program Manage with a solid background in Electrical Engineering (EE) and Computer Science (CS) to oversee cross-functional issues and risks across experienced engineering teams. The ideal candidate will play a key role in establishing processes that comply with ISO26262, ISO21434, and ASPICE standards, while also monitoring process performance, proposing, and implementing improvement measures, and collaborating with project teams to ensure the smooth implementation and adherence to processes.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 2年工作經驗 35天前更新展開
1. Die2Die digital PHY IP 設計及整合 2. 數位晶片設計流程與整合, 包含timing收斂與DFT 3. 改善設計方法及整合流程
- 面議（經常性薪資達4萬元或以上） 新竹市東區 8年工作經驗 35天前更新展開
SOC IC implementation 規劃設計 DFT 規劃設計 以及timing closure signoff 設計方法流程開發及優化 工作地點:新竹/台北
-
