- 月薪29500~60000元 新竹市東區 工作經歷不拘 2天前更新展開
關於這個角色: 我們正在尋找一位細心、有耐心、且善用數位工具的夥伴，你將主要負責新進同仁報到流程的完整行政處理（報到前、中、後），並協助研發替代役專案的日常營運。 這是一份以行政作業與溝通協調為核心的工作。你可能時常需要進行資料確認、文件整理、系統操作與跨部門往來，也需要耐心面對來自人選與主管的各種疑難雜症。 它不會每天都充滿新鮮感，但如果你享受「把繁瑣流程一件件理順」的成就感，並希望在紮實的 HR 實務中累積經驗，這個職位會很適合你。 核心任務: 1. 新人到職流程管理 你將是新進同仁報到流程的主要行政窗口： • 報到前：主動追蹤並提醒新進同仁準備報到資料，核對文件完整性，即時地回覆人選的諮詢。 • 報到中與報到後：處理入職相關的系統流程與行政手續，確保每位新人資料都合規、流程不卡關。 • 溝通協調：作為新人與用人主管之間的橋樑，協調報到時間、回覆雙方疑問、處理報到前後的各種狀況。 • 合約/數位簽約管理：協助人選進行合約/線上簽約流程，處理簽署過程中的異常狀況（如簽署卡關、資料錯誤、期限追蹤）。 • 外籍同仁支援：偶爾需以外語協助少數外籍夥伴辦理基礎入職行政手續。 2. 研發替代役專案營運 你將負責研發替代役相關的行政與政府公文作業： • 年度員額申報：負責年度研發替代役員額申請、系統操作、與內政部役政署的公文往返。 • 兵役作業日常管理 3. 流程優化 • 我們鼓勵且提供資源讓夥伴運用公司內部的 AI 工具優化重複性作業、整理資料與撰寫文件，這是讓繁瑣工作變得更有效率、也讓你累積個人 AI 應用能力的好機會。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 4年工作經驗 2天前更新展開
負責客戶專案的管理追蹤與規劃, 協助客戶專案完成產品入庫, 負責與運營商, 局端設備商, 儀表商, 認證實驗室合作 MD 有關的商務與專案進行, 制定客戶專案支持的技術品質規範, 追管 5G ThinMD 營銷推廣有關的問題與效能改進, 開發以上業務相關的支援工具與驗證工具
- 月薪35000~38000元 桃園市蘆竹區 工作經歷不拘 2天前更新展開
1.泰文聽/說/讀/寫、中泰文即時翻譯。 2.各式資料或文件翻譯，協助登打相關文件及雙語宣導公告撰寫。 3.配合主管分派工作內容，協助現場主管與外籍勞工溝通、工作說明與爭議溝通。 4.負責泰籍員工宿舍管理、生活須知宣導、傷病就醫陪同及日常需求協助。 5.具備基本電腦操作流程等知識。 6.具備良好的溝通能力，積極主動且樂於學習，應對進退得宜，個性活潑開朗者佳。
產假產檢假全勤獎金員工生日禮金年終獎金 - 面議（經常性薪資達4萬元或以上） 新竹市東區 2年工作經驗 2天前更新展開
1.支援RD環境推動 AI for Infra，將 AI 導入Data Transfer Platform監控、診斷及維運流程自動化，提升服務可靠度與營運效率。 2.開發、維護 AI 驅動的跨 Domain 資料檢核服務，以可靠資料交換支援全球業務成長。 3.優化既有資料傳輸方案的效能、穩定性、安全性及可擴充性，支援全球資料傳輸需求。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 7年工作經驗 2天前更新展開
Role Overview We are seeking two Senior Design Verification Engineers to architect and execute comprehensive verification strategies for our next-generation high-performance SoCs. In this role, you will take technical ownership of IP-level and subsystem-level verification for mission-critical high-speed serial protocols, specifically PCIe and USB. Beyond standard UVM and constrained-random methodologies, you will be a catalyst for modernizing our verification flow—integrating AI/LLM-assisted workflows to accelerate test writing, assertion generation, log triage, and coverage closure. Key Responsibilities 1.Testbench Architecture & Test Planning a. Define, author, and review detailed Verification Plans (vPlans) from architectural and micro-architectural specifications through tape-out sign-off. b. Architect, build, and maintain modular, scalable, and reusable UVM-based testbenches from scratch, including custom drivers, monitors, scoreboards, predictors, and reference models. c. Drive constrained-random test generation, SystemVerilog Assertions (SVA), and functional coverage metrics to achieve 100％ coverage sign-off. 2.High-Speed Subsystem & Protocol Verification a. Lead IP- and subsystem-level verification for PCIe (Gen 4/5/6) and USB (USB 3.2 / USB4 / Type-C) controllers and PHY interfaces (PIPE/UTMI). b. Verify complex protocol dynamics, including: i. Link Training and Status State Machine (LTSSM) transitions and recovery loops. ii. Low-power states (ASPM L0s, L1, L1.1/L1.2, USB U1/U2/U3) and power management handshakes. iii. Equalization, credit flow control, split transactions, packet ordering, and error injection/recovery flows. iv. Integrate and debug industry-standard Verification IPs (VIPs) from leading vendors (Synopsys, Cadence, Avery/Siemens). 3.Automation, Tooling & Infrastructure a. Build scripts for regression health monitoring, automated failure extraction, seed sweeping, and automated coverage report merging. b. Collaborate closely with Design, Emulation, Firmware, and Post-Silicon Validation teams to debug complex system-level failures. 4.AI & LLM-Augmented Verification Workflows a. Actively deploy and refine LLM-assisted techniques to accelerate the DV lifecycle: b. Leverage AI tools to generate boilerplate UVM components, corner-case test vectors, and SVA properties from design specs. c. Implement automated triage agents using LLMs to ingest simulation log files, pinpoint root-cause failure signatures, and summarize crash states. d. Optimize prompt engineering and programmatic interfaces (APIs, CLI scripts) to build reproducible team-wide verification copilots.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
我們正在招募數位 IC 設計工程師，參與新世代 GPU IP 的硬體設計與開發。此職位將負責 GPU 核心模組的微架構設計、RTL 實作、功能驗證支援與效能最佳化，並參與從架構定義、設計實作到晶片整合的完整開發流程。 主要工作內容包括： 負責 GPU 相關硬體模組之 microarchitecture 設計、RTL coding、功能整合與設計最佳化。 依據 GPU architecture/specification，進行硬體設計與 implementation，並兼顧 Performance、Power、Area (PPA) 等設計目標。 進行設計分析、debug、效能瓶頸分析，以及相關硬體問題之 root cause analysis。 與 DV 團隊密切合作，進行 verification plan、功能驗證、coverage closure 以及 design issue debug。 與 GPU Architect / Performance Model 團隊合作，評估架構方案、分析 workload behavior，並進行 microarchitecture 與 performance optimization。 與 Compiler 團隊合作，理解 shader/compiler workload 特性，協助改善 GPU hardware utilization 與 performance。 與 Driver 團隊合作，定義硬體與軟體介面、進行 system-level debug，並確保 GPU IP 能順利整合至 SoC platform。 參與 design review、architecture discussion、performance analysis 及跨團隊技術討論。 支援 synthesis、timing、power、DFT 及 physical design 等後端流程，協助設計達成 tape-out requirement。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 2年工作經驗 2天前更新展開
-負責 GPU 相關硬體模組之 microarchitecture 設計、RTL coding、功能整合與設計最佳化。 -依據 GPU architecture/specification，進行硬體設計與 implementation，並兼顧 Performance、Power、Area (PPA) 等設計目標。 -進行設計分析、debug、效能瓶頸分析，以及相關硬體問題之 root cause analysis。 -與 DV 團隊密切合作，進行 verification plan、功能驗證、coverage closure 以及 design issue debug。 -與 GPU Architect / Performance Model 團隊合作，評估架構方案、分析 workload behavior，並進行 microarchitecture 與 performance optimization。 -與 Compiler 團隊合作，理解 shader/compiler workload 特性，協助改善 GPU hardware utilization 與 performance。 -與 Driver 團隊合作，定義硬體與軟體介面、進行 system-level debug，並確保 GPU IP 能順利整合至 SoC platform。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
1.Defining architectures of electrical and optical SerDes transceivers that comply with IEEE and OIF standards. Building end-to-end link models covering the TX/RX chain across EIC, optical/fiber channel, and PIC (e.g., MRM, PD), evaluating link budget and signal quality, and conducting simulations for performance benchmarking and sign-off. 2.Developing DSP architectures and algorithms such as calibration and compensation of optical and electrical impairments, synchronization and gain control loops, and adaptive equalizers. 3.Collaborating with circuit, photonics, hardware, and verification teams for product development and ensuring the outcome meets performance and power targets.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 3年工作經驗 2天前更新展開
1.PCB電源相關電路設計：負責設計和開發硬體系統架構，包括電路設計、元件評估與選擇、客製化元件規劃、layout review、PI評估等等。 2.系統規格與設計需求收集 3. 系統硬體驗證與測試：功能驗證與電源品質量測。 4. 跨組織合作：與IC design team、system team、SI/PI team與layout team等等合作，完成系統設計、製作與驗證。 5.客戶與相關廠商支援：包含技術文件撰寫、客戶參考設計支援、on site支援等等。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 3年工作經驗 2天前更新展開
1.系統硬體規劃：系統規格與設計需求收集 2.系統硬體設計：負責設計和開發硬體系統架構，包括PCB電路設計、元件評估與選擇、客製化元件規劃。 3. 系統硬體驗證與測試：確認硬體系統正常運作，包含驗證與測試。 4. 跨組織合作：與IC design team、system team、SI/PI team與layout team等等合作，完成系統設計、製作與驗證。 5.客戶與相關廠商支援：包含技術文件撰寫、客戶參考設計支援、on site支援等等。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 3年工作經驗 2天前更新展開
將負責公司先進汽車級系統單晶片（SoC）設計的DFT（可測試性設計）與DFM（可製造性設計）方法學、設計及實施工作。 此外，入選者也將與設計及版圖（Layout）團隊合作，整合DFT/DFM相關需求。 • SoC測試架構設計 • 支援專案從NPI（新產品導入）到MP（量產）的完整流程（包括測試程序開發、覆蓋率提升、良率改善及成本降低） • 與IP、測試工程師、製程團隊及板級設計團隊合作，滿足CP（晶圓測試）、FT（成品測試）及SLT（系統級測試）的測試要求。
- 月薪52000元 台南市新市區 3年工作經驗 3天前更新展開
1.負責公司整體生產計畫、排程規劃及進度控管。 2.掌握生產進度與產能負荷，確保訂單如期交貨。 3.負責物料需求及庫存管理，協調採購、倉庫與製造部門。 4.處理生產異常、缺料及交期問題。 5.管理及督導生管人員日常業務。
就業保險產假產檢假安胎假家庭照顧假 - 月薪40000~45000元 新北市林口區 1年工作經驗 3天前更新展開
1. 依採購單、訂單或送貨單核對品項、規格、數量。 2. 檢查食品、生鮮、飲料、備品及其他物料的品質、外觀、保存期限與包裝。 3. 確認食品及物料符合飯店的衛生、安全與驗收程序。 4. 登錄收貨資料、製作驗收紀錄，並辦理系統入帳或入庫。 5. 發現短少、破損、規格不符或品質異常時，記錄並聯繫採購、供應商及使用部門處理。 6. 協調送貨、點收與各部門領用時間；有些職缺也會兼做倉庫整理、盤點或物料發放。
-
