-
職缺名稱公司名稱上班地點工作經驗更新薪資待遇
- 面議（經常性薪資達4萬元或以上） 台北市南港區 2年工作經驗 今天剛更新展開
1. 集團內部 MIS 日常維運 2. 集團資訊設備管理與維護 3. 集團網路架構維護與設備管理 4. 集團資訊安全作業 5. 處理同仁 IT 相關問題（遠端協助 / 現場支援） 6. 內部資訊系統支援與基礎資料處理 7. 集團資訊服務廠商管理(含規劃與建議) 8. 各項專案支援 9. 主管交辨事項
員工及眷屬喪葬補助員工購物優惠國內、外旅遊補助員工在職教育訓練就業保險 - 面議（經常性薪資達4萬元或以上） 台中市大里區 5年工作經驗 今天剛更新展開
1. 負責工業乾燥機電子機板之硬體設計與開發（控制板、電源板、I/O 板） 2. 電路原理圖設計、PCB Layout 檢視與打樣驗證 3. MCU 周邊電路設計（GPIO / ADC / UART / RS-485） 4. 電源電路設計（5V / 12V / 24V、LDO、DC-DC） 5. 馬達、加熱器、繼電器、SSR 等工業負載之控制與保護設計 6. 現場問題分析與除錯（雜訊、干擾、偶發異常） 7. 與韌體工程師、製造端協作，進行整合與量產導入 8. 協助量產測試流程規劃與板級測試設計
員工在職教育訓練良好升遷制度就業保險產假產檢假 - 面議（經常性薪資達4萬元或以上） 新竹縣竹東鎮 工作經歷不拘 今天剛更新展開
1.硬體電路設計、除錯 2.PCB佈局設計 3.廠商委托案服務 4.高頻儀器規格設定及議價 5.關鍵零組件議價及採購
書報室交誼廳國內旅遊尾牙員工結婚補助 - 面議（經常性薪資達4萬元或以上） 新北市樹林區 2年工作經驗 今天剛更新展開
【嵌入式電子電路設計】 - 負責嵌入式系統硬體設計，包含 MCU 選型、電路原理圖設計與 PCB Layout 審查。 - 進行數位/類比電路測試與模擬驗證，優化產品功耗與效能。 - 協助解決電磁相容性（EMC/EMI）問題，確保產品符合安規標準。 【儀錶與量測產品開發】 - 應用電子量測技術（如 A/D、D/A 轉換、訊號調理電路），提升產品量測精度。 - 評估與導入新型 Sensor IC，協助既有產品線的延伸與升級。 【產品開發與團隊協作】 - 參與新產品的需求分析與規格定義。 - 與韌體、機構及製程工程師緊密協作，共同解決開發過程中的技術問題。 - 撰寫相關技術文件，並協助建立生產標準作業程序（SOP）。 為什麼你該加入群特科技？ •【產業優勢】相較於一般消費性電子，工業用儀表產業受景氣波動影響較小。 •【發展空間】本職缺為研發團隊核心要職，公司具備完善的專案主導與職涯晉升管道。
員工在職教育訓練全勤獎金年節獎金年終獎金三節獎金 - 面議（經常性薪資達4萬元或以上） 桃園市觀音區 2年工作經驗 今天剛更新展開
1.模型開發與訓練 (Model Development & Training)： －根據產品或業務需求，設計並實作高效能的機器學習 (ML) 或深度學習 (DL) 模型。 －進行數據清洗、特徵工程與模型優化，以確保模型準確度與效能。 －持續實驗新的演算法與框架，並追蹤最新的 AI 發展趨勢。 2.系統整合與部署 (System Integration & Deployment)： －將訓練好的 ML 模型部署至生產環境，並確保系統穩定性與可擴展性。 －實作 MLOps 流程，包含模型監控、性能追蹤與自動化再訓練。 －與後端工程師協作，將 AI 模型以 API 形式無縫整合到現有產品或服務中。 3.數據分析與管理 (Data Analysis & Management)： －與數據團隊合作，定義並準備用於訓練、驗證和測試模型所需的高品質數據集。 －分析模型輸出的結果，提供業務洞察，並針對問題提出改進方案。 4.技術文件與交流 (Documentation & Communication)： －撰寫清晰的技術文件，記錄模型設計、實作細節和部署流程。 －與跨職能團隊（如產品經理、設計師）有效溝通 AI 方案的技術限制與商業價值。 ◆員工的身心健康，我們用心關懷◆ 免費伙食/定期健檢 團體保險/員工協助方案EAP 書報閱覽室 員工宿舍(套房式，非設籍桃園者可提出申請) ◆員工的幸福感，我們持續創造◆ 《Bonus》 平均年薪 14 個月以上 績效獎金制度(月/獲利分享/達標/年終獎金) 員工酬勞/認股 《個人成長》 員工教育訓練 完整育才計畫 公開透明升遷制度 ◆員工的歡樂聲，我們努力營造◆ 每月慶生會 三節禮金/生日禮金 婚喪喜慶補助 國內外旅遊補助 部門聚餐 PSA集團年終尾牙晚會 依照公司盈餘、稅捐及成本支出、營運等狀況，本公司保留隨時修訂、調整以上內容之權利。
年終獎金三節獎金禮品績效獎金員工團保 - 面議（經常性薪資達4萬元或以上） 桃園市觀音區 2年工作經驗 今天剛更新展開
1.伺服器(Server)及作業系統(Windows/Linux)之軟體、硬體安裝、操作及管理 2.負責客戶之系統虛擬系統整合(VMware或Microsoft )、應用服務安裝配置管理. 3.主機虛擬化、儲存設備、網路及備份系統整合 4.系統建置、測試、驗收之SOP程序或相關文件撰寫 5.負責客戶之系統虛擬系統整合服務 (VMware or Microsoft)、應用服務安裝配置管理. 6.協助業務至客戶端規劃及說明. 7.支援客戶端產品及技術教育訓練. 8.有小型工作團隊經驗者佳.且有專案經驗佳. ◆員工的身心健康，我們用心關懷◆ 免費伙食/定期健檢 團體保險/員工協助方案EAP 書報閱覽室 員工宿舍(套房式，非設籍桃園者可提出申請) ◆員工的幸福感，我們持續創造◆ 《Bonus》 平均年薪 14 個月以上 績效獎金制度(月/獲利分享/達標/年終獎金) 員工酬勞/認股 《個人成長》 員工教育訓練 完整育才計畫 公開透明升遷制度 ◆員工的歡樂聲，我們努力營造◆ 每月慶生會 三節禮金/生日禮金 婚喪喜慶補助 國內外旅遊補助 部門聚餐 PSA集團年終尾牙晚會 依照公司盈餘、稅捐及成本支出、營運等狀況，本公司保留隨時修訂、調整以上內容之權利。
年終獎金三節獎金禮品績效獎金員工團保 - 面議（經常性薪資達4萬元或以上） 苗栗縣竹南鎮 3年工作經驗 今天剛更新展開
1.系統串聯與開發： 負責 鼎新 Workflow ERP 與 UOF (U-Office Force) 流程管理系統的串聯與 API 開發。 2.專案執行： 主導 ERP AI GP 升級專案，包含系統環境建置、資料遷移及功能驗證。 3.客製化開發： 依據使用者需求（User Requirement），使用 C# (.NET) 與 Python 進行 ERP 週邊系統或自動化工具之開發。 4.資料庫管理： 撰寫高效能 SQL 語法，進行預存程序 (Stored Procedure) 編寫、報表開發及資料庫效能優化。 5.需求分析： 與各部門溝通，理解業務流程痛點，並轉化為具體的技術解決方案。 本職位是公司重要的資訊軟體系統開發與維護工作，將有良好的發展前景。此工作需要申請人擁有一定的IT軟體開發技能和經驗，並且具有責任心、熱情和學習能力。 如果您符合以上要求，並且有興趣申請這個職位，請在我們的網站上提交您的履歷。我們期待您的加入！
產假員工生日禮金年終獎金三節獎金禮品 - 面議（經常性薪資達4萬元或以上） 苗栗縣竹南鎮 3年工作經驗 今天剛更新展開
- 網路規劃與管理 - 主機建置與維護管理 - 機房規畫與管理 - 現有資安執行與監督 - Infra 日常 SOP 監督 - 帳號管理 (權限、郵件) - 資訊軟硬體採購 - Helpdesk協助 本職位是公司重要的資訊管理和維護工作，將有良好的發展前景。此工作需要申請人擁有一定的IT技能和經驗，並且具有責任心、熱情和學習能力。 如果您符合以上要求，並且有興趣申請這個職位，請在我們的網站上提交您的履歷。我們期待您的加入！
產假員工生日禮金年終獎金三節獎金禮品 - 面議（經常性薪資達4萬元或以上） 桃園市蘆竹區 10年工作經驗 今天剛更新展開
工作內容 1. 依據客戶產品需求執行車電產品硬體系統之開發設計。 2. 與軟體開發共同確保系統元件的相容性。 3. 依據客戶產品需求時程,規劃、執行產品控制單元設計，並控制設計進度。 4. 使用手動或自動的工具完成模型和模擬，以利分析或預測在不同操作條件下的系統性能界定及分析資訊系統的目標、範圍、議題或對組織的影響 5. 設計和指揮硬體或軟體的測試。 6. 依核准專案精確執行計畫、時程表或預算。 7. 開發系統工程、軟體工程、系統整合或發散式系統架構。 8. 負責產品量產導入工廠計劃。 9. 提供其他部門相關技術支援。 10. 規劃並進行產品測試。 11. 其他主管交辦事項 [必備專業能力] 1. 15 年以上車用電子相關工作經驗，其中至少 10 年深耕於電子產品研發領域。熟悉電子電路原理，另能精通 C/C++ 程式語言及 MCU軟體開發尤佳。 2.熟悉國際主流車用晶片平台，如TI、micro chip等 MCU 軟體環境尤佳。 3. 具備 Sensor與 SoC的開發經驗，能理解並規劃產品的核心模塊功能與軟硬體協作原理。 4. 熟悉汽車產業的 ISO 26262 功能安全 及 ISO/SAE 21434 資訊安全（Cybersecurity） 開發流程為佳。 5.精通 ASPICE或 CMMI 開發流程，能引導研發團隊邁向標準化與高品質產出尤佳。 6.具備良好的英文溝通與技術文獻閱讀能力（TOEIC 500+），以利與國際車廠客戶進行技術對接。 7. 工作佔比為：團隊管理30％＋案件技術70％
產檢假家庭照顧假尾牙員工結婚補助生育補助 - 面議（經常性薪資達4萬元或以上） 新北市板橋區 工作經歷不拘 今天剛更新展開
主要負責專案之伺服器、電腦系統與虛擬化環境的日常維護，協助處理系統安裝、設定、監控與簡單故障排除。 工作內容包含伺服器管理、虛擬機建立、系統備份、帳號權限設定，以及協助使用者解決相關問題，確保資訊系統能穩定運作。 需具備基本電腦與網路概念，對伺服器、Windows/Linux 系統或 VMware 等虛擬化平台有基本了解即可。工作中可持續學習相關技術，並依照標準流程完成維護與支援作業。
產假產檢假分紅入股員工生日禮金年終獎金 - 面議（經常性薪資達4萬元或以上） 台北市松山區 5年工作經驗 今天剛更新展開
1.負責SAP系統至少1模組之日常維運、需求實現、解決痛點、效能監控及調校，確保後勤單位在使用系統上能正常運作，甚而優化流程、增加效率、加強稽核。 2.跨系統資料整合，確保SAP RFC、BAPI與協作系統interface日常維運、需求實現、解決痛點、效能監控及調校，甚而優化流程、增加效率、加強稽核。
員工團保伙食津貼產假產檢假安胎假 - 月薪40000元 台中市南屯區 2年工作經驗 今天剛更新展開
1.電腦基本硬體維修及問題排除 2.資訊資產盤點、管理與設備維護 3.網路系統維護與異常排除 4.伺服器基礎管理與權限管控 5.資訊設備產品採購作業 6. 新進同仁設備設定 7. 協助資料庫系統管理及備援
績效獎金員工團保員工公出特別保險伙食津貼尾牙 - 面議（經常性薪資達4萬元或以上） 新竹市東區 5年工作經驗 今天剛更新展開
職責要求 •Design high-speed TX/RX analog buffer circuits for LPDDR6 memory interfaces, including output drivers, input receivers, level shifters, termination, impedance calibration, biasing, and reference circuits. •Define and implement programmable drive strength, slew-rate control, and on-die termination schemes to meet LPDDR6 electrical and timing requirements. •Translate system and interface specifications into detailed transistor-level circuit architectures and design specifications. •Own end-to-end block/IP delivery, including architecture studies, schematic design, pre-layout simulation, post-layout extraction, and sign-off. •Build and maintain verification test benches; validate performance across PVT corners, mismatch/Monte Carlo, aging, and post-extraction parasitics. •Analyze high-speed performance metrics such as eye margin, jitter, timing skew, voltage noise sensitivity, and simultaneous switching effects. •Work closely with layout engineers to provide floorplanning guidance, review critical layouts, and ensure robust matching, isolation, and parasitic control. •Support interface integration and sign-off, including power, performance, area (PPA) optimization and reliability checks (e.g., EM/IR, overstress, aging). •Support testchip and product silicon bring-up, characterization, and correlation with simulation results; drive root-cause analysis and ECOs as needed. •Collaborate effectively with digital design, verification, layout, package, SI/PI, product, and test teams. 任職資格 •BS or MS in Electrical/Electronics Engineering or related field. •Typically 5+ years of relevant experience in analog/mixed-signal IC design, with emphasis on high-speed I/O or memory interface circuits. •Strong fundamentals in CMOS device operation, analog circuit design, feedback and stability, noise/jitter analysis, and deep-submicron effects. •Hands-on experience designing high-speed TX/RX buffers, termination and impedance calibration circuits, and voltage-domain level shifters. •Proficiency with industry-standard design tools, typically including Cadence Virtuoso, Spectre/ADE or HSPICE, and post-layout extraction flows. •Ability to clearly communicate design intent, document trade-offs, and drive results in a cross-functional environment. •Basic written English proficiency required. Candidates must be able to read and write emails in simple English to communicate effectively with non-Mandarin-speaking colleagues. Preferred / Nice-to-Have Experience •Experience with memory or high-speed interface protocols such as LPDDR, DDR, HBM, or similar interfaces. •Experience with post-layout sign-off, EM/IR analysis, and reliability-aware analog design. •Familiarity with signal integrity concepts, channel effects, and interaction between I/O circuits and package/channel parasitics. •Experience supporting silicon validation, ATE characterization, and simulation-to-silicon correlation. •Scripting or automation experience using Python, SKILL, Verilog-A, or similar for simulation regression and result analysis.
國內、外旅遊補助生育補助年終獎金員工團保三節獎金 - 面議（經常性薪資達4萬元或以上） 新竹市東區 7年工作經驗 今天剛更新展開
職責要求 •Design TX/RX, analog front-end, serializers/deserializers, high-speed level shifters, predrivers/drivers, and termination/impedance calibration blocks. •Equalization: Feed-Forward Equalization (FFE), DFE, CTLE and related adaptation/control loops. •Clocking support for links (e.g., CDR interactions, low-jitter clock generation/distribution as needed by PHY). •SI analysis and creation/validation of IBIS/IBIS-AMI models; channel characterization (insertion loss, return loss, crosstalk) and eye diagram margin assessment. •Own end-to-end block/IP delivery: architecture studies, specification, transistor-level design, simulation, post-layout sign-off, and silicon bring-up/characterization. •Build verification test benches; validate performance across PVT corners, mismatch/Monte Carlo (as applicable), and post-extraction parasitics. •Work closely with layout/mask designers: floorplanning guidance, layout reviews, and ensuring LVS/DRC clean implementation and parasitic awareness. •Support interface integration and sign-off: PPA optimization, reliability checks (e.g., EM/IR, aging/overstress), and timing closure collaboration. •Support IP integration on to Testchip as well as post-silicon evaluation including correlation with simulation and root-cause analysis for first-silicon bring-up. 任職資格 •BS/MS in Electrical/Electronics Engineering (or related). •Typically 7-10+ years of relevant experience in analog/mixed-signal IC design. •Strong fundamentals in CMOS device operation, analog design, feedback/stability, noise/jitter, and deep-submicron effects. •Proficiency with industry-standard tools (typical): Cadence Virtuoso, Spectre/ADE or HSPICE; plus modeling/scripting (e.g., Verilog-A/SystemVerilog, Python) as needed by the domain. •Ability to communicate clearly, document design decisions, and drive results in a cross-functional environment. Preferred / Nice-to-Have Experience •Experience with any high-speed interface protocols is a plus (e.g., DDR/LPDDR, HBM, UCIe, MIPI, LVDS).
國內、外旅遊補助生育補助年終獎金員工團保三節獎金 -
