• 面議(經常性薪資達4萬元或以上) 新竹市東區 3年工作經驗 1天前更新
    工作項目: 1.支援客戶由開發至量產所遇到的各種WiFi相關軟、硬體問題。 2.處理客戶回報的問題 ,分析與歸類後並與內部相關RD合作解決問題。 3.執行/製作 Debug SOP並協助客戶或代理商解決問題。 4. SW: 移植,整合,與客製化WiFi 軟體功能到客戶的平台 HW: review電路圖 RF相關量測 interface (PCIE/USB/SDIO) signal量測 應徵條件: 1.3~6年以上軟體或硬體技術開發/支援相關工作經驗. 2.直接支援客戶處理問題經驗 3.具有同時處理多個案子/客戶的能力 4.能配合加班或出差(世界各地) 5.具跨部門 (PM/Sales/RD)、背景(SW\HW)溝通協調能力與經驗. 6.具系統整合能力與相關經驗者為佳 (MD1750007)
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 3年工作經驗 1天前更新
    工作項目: Digital design verification, including direct test simulation, random test simulation and coverage report. 應徵條件: 1. 學士以上; 電機工程、電控工程、電子工程、資訊工程、資訊科學相關科系畢業為主。 2. 具3年以上數位設計、驗證或 CAD 相關經驗者為佳。
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 1天前更新
    工作項目: SoC Physical Design 應徵條件: 1. 碩士以上;電機工程、電子工程、資訊工程相關科系畢業為主。 2. 具0年以上或2至3年相關經驗者為佳。 (MD1840015)
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 6年工作經驗 1天前更新
    Key qualifications: 1. MS degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 6. Be able to develop a test bench from scratch 7. Hands on working experience on unit/block/full-chip level verification 8. Good communication skill 9. Leadership/management experience is a plus. Job descriptions: 1. Plan the verification strategy for SOC projects 2. Hands-on verification task of some of the units 3. Work closely with the design teams. 4. Drive the verification team, problem-solving on day-to-day works 5. Provide the measurable metrics for project leads and upper management. 6. Bug/coverage trend identification. Foresee the possible issues and plan for them. (MD17C0031)
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 3年工作經驗 1天前更新
    Key qualifications: 1. Master degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 6. Be able to develop a test bench from scratch Preferred qualifications: 1. Familiar with PCI/USB/SATA/Serdes 2. Familiar with Bluetooth 3. Familiar with SOC bus fabric and AXI/AHB/OCP bus protocols 4. Familiar DDR2/3/4 5. Familiar with any type of flash memory 6. Familiar SVA 7. Familiar Formal verification methodology 8. Experience of writing bootloader for ARM/MIPS CPUs 9. Perl/Python experience Job descriptions: 1. Test plan creation 2. Develop testbench, test cases, reference model, coverage model and regression suite 3. Run RTL and gate level simulation, debug failures, manage bug tracking 4. Drive and achieve coverage closure (MD17C0031)
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 1天前更新
    工作項目: 1. HS design verification. 2. 開發 USB3.2及 PCIe4.0 3. DV協助 HS & RFC. 應徵條件: 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、自動控制、通訊工程相關科系畢業為主。 2. 具 HS/SERDES/DSP相關電路設計經驗者尤佳。 3. 具 design verification經驗者尤佳。
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 1年工作經驗 1天前更新
    工作項目: 1.雲端M365、AAD、Exchange、SPAM、MIP、MFA系統規劃及整合經驗 2.帳號整合AD Tier Model、Tenant Migration、Storage、Fileserver 3.電腦組態、自動腳本、出機流程、修補更新、資訊資產管理、CCM、GPO、PowerShell、Python、WSUS 4.虛擬化(Citrix、Horizon、NSX、Hyper-V)平台管理與維運 5.雲端話務應用、視訊、資通安全、MDR.等相關計劃與執行經驗 6.跨國企業經驗、良好溝通協調能力、勇於嘗試挑戰、接觸新知與運用 7.導入大型專案、能充分團隊協作、自動化機制、稽核經驗 應徵條件: 1.學士以上,不拘相關科系 2.熟悉CCM、GPO、PowerShell、Python、M365、AAD、Exchange、MIP、Citrix、VMware、SIEM 3.熟悉大型系統架構、數據中心、微分段框架、儲存系統、伺服器機房管理者為佳 4. 具1年以上企業大型系統規劃經驗、責任感和團隊意識、自我激勵具服務熱忱、相關證照 相關經驗者為佳
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 1天前更新
    工作項目: IC physical designer (APR) 應徵條件: 碩士以上; 電機工程、電子工程、資訊工程相關科系畢業為主
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 3年工作經驗 1天前更新
    工作項目: 1.AP/Router SoC & Platform development, Network & Peripheral IP design 應徵條件: 1. 碩士以上;電機、電機與控制、電信、電子相關科系畢業為主 2. 具3年以上數位IC 相關經驗者為佳。 (MD1720006)
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 3年工作經驗 1天前更新
    工作項目: Design verification, UVM 應徵條件: 1. 大學以上;電機、電機與控制、資訊科學、自動控制、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 具3~5年design verification 相關經驗者為佳。 (MD1680021)
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 1天前更新
    工作項目: 1. Responsible for ASIC Backend / Physical Implementation, including floorplan, power plan, physical synthesis, clock tree synthesis, routing, si, DFM, DRC/LVS in both hierarchical and low power designs. 2. Responsible for Physical Design flow research, development and automation. 應徵條件: 1. 大學以上電機資訊相關科系畢 2. 熟悉 IC 後段設計流程, 具相關 APR 經驗者佳. 3. 對於開發及推廣 Physical Design Flow 有興趣者. 4. 熟悉相關 tools(Astro, Encounter, IC Compiler)者尤佳 5. 具程式設計(TCL,Perl,C/C++)能力者佳。
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 5年工作經驗 1天前更新
    Job function: 1. Work with Digital Design team for Physical Design of SoC chips including top level floor planning, block partition, timing budgeting, power planning, block integration, whole chip timing closure, and tape out. 2. Responsible for physical design methodology research and development. 3. Cross site projects coordination and management. Requirement: 1. MS with 5+ years of experience in Physical Design. 2. Familiar with Unix/Linux environment and scripts. 3. Familiar with ASIC design flow. 4. Familiar with Physical Design EDA tools. 5. Good communication and team working skills. 6. Experience in handling large scale SoC chip implementation is a plus.
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 1天前更新
    工作項目: Verification for a CPU design project, which includes: * Responsibility for test plans, testbench documentation and implementation. * Use SystemVerilog language, SVA and UVM methodology for block and top level verification. * Apply formal property checking/formal verification methodologies * Understanding of the fundamentals of computer architecture 應徵條件: 1. 碩士以上;電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 具相關工作經驗者尤佳。 (MD1570002)
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 2年工作經驗 1天前更新
    工作項目: 1. RMA, HTOL問題協助排除。 2. ESD/EOS可靠度問題協助排除。 3. power/PCB ESD相關 SI/PI分析 (Cable ESD)處理。 應徵條件: 1. 碩士以上;電機電子相關系所畢業為主;曾修習電子電路設計、半導體物理、元件物理課程。 2. 具2年以上半導體可靠度相關經驗者為佳。 3. 具處理 IC ESD or System ESD問題處理經驗者尤佳。
    展開
    產假產檢假安胎假家庭照顧假員工生日禮金
  • 無經驗也能轉職成功,高雄台南+月薪三萬工作機會