-
職缺名稱公司名稱上班地點工作經驗更新薪資待遇
- 面議（經常性薪資達4萬元或以上） 台北市內湖區 8年工作經驗 今天剛更新展開
在手機SoC平台上，帶領同仁分析及優化遊戲效能，開發優化技術，達到專案目標。 主要工作內容： • 帶領同仁，從遊戲行為分析遊戲性能瓶頸及功耗組成，並透過優化平台軟體調控技術，達到提升Mediatek平台的遊戲體驗的目標 • 帶領同仁，與遊戲工作室合作，透過遊戲行為分析，建議工作室遊戲體驗優化方法 • 帶領同仁，透過軟體調教，達成 Mediatek 及客戶專案遊戲性能功耗的產品目標 具備以下相關工作經驗尤佳： 1. 嵌入式系統的效能、功耗或Thermal溫控分析優化 2. 手機遊戲性能功耗優化或遊戲引擎技術開發優化
- 面議（經常性薪資達4萬元或以上） 台北市內湖區 工作經歷不拘 今天剛更新展開
在手機SoC平台上分析及優化遊戲性能，具備以下相關工作經驗尤佳： 1. 嵌入式系統的效能、功耗或Thermal溫控分析優化 2. 手機遊戲性能功耗優化或遊戲引擎技術開發優化 主要工作內容： • 從遊戲行為分析遊戲性能瓶頸及功耗組成，並透過優化平台軟體調控技術，達到提升Mediatek平台的遊戲體驗的目標 • 與遊戲工作室合作，透過遊戲行為分析，建議工作室遊戲體驗優化方法 • 透過軟體調教，協助Mediatek及客戶達成遊戲性能功耗的產品目標
- 面議（經常性薪資達4萬元或以上） 新竹市東區 2年工作經驗 31天前更新展開
我們誠摯招募具高度熱忱且具備一定經驗的製程與元件開發專才，致力於為聯發科技（MediaTek）的內部產品及客製化晶片（ASIC）開發先進製程平台。 在此職務中，您將負責評估最尖端的半導體製程節點（如 2nm、1.4nm、FinFET、GAA/Nanosheet 等），推動設計與技術協同最佳化（DTCO），並確保晶圓代工廠的製程能力與我們的產品藍圖完美契合，以實現最佳的功耗、效能與面積（PPA）表現。 主要職責： 1.技術評估、晶圓代工廠合作對接（Foundry Interfacing）以及製程與元件開發。 2. 元件目標規格設定，以及標準元件庫（Library）／模型（Model）／製程設計套件（PDK）之對齊與驗證。 3. 製程客製化與Post-silicon tuning，以最大化產品效能。 4. 推動製程端之設計與技術協同最佳化（Process DTCO）。 5. 針對良率（Yield）與可靠度（Reliability）開發DFM。 6. 先進製程技術之先期研究（Process technology pathfinding）。
- 面議（經常性薪資達4萬元或以上） 桃園市大園區 1年工作經驗 2天前更新展開
1.電動車充電樁系統功能整合設計及開發 2.API程式開發與串接 3.負責公司充電後台管理系統程式開發及測試與維護
誤餐費自強活動國內旅遊國外旅遊員工聚餐 - 面議（經常性薪資達4萬元或以上） 新竹市東區 2年工作經驗 今天剛更新展開
負責先進製程產品良率改善,應徵者必須有超過3年以上先進製程開發相關經驗.擁有資料中心晶片良率改善或是高速運算中心晶片良率改善經驗優先考慮
- 面議（經常性薪資達4萬元或以上） 新竹市東區 4年工作經驗 今天剛更新展開
1 Develop the Timing/IR signoff criterion for leading process node and 3DIC. 2 Maintain the Timing/IR signoff criterion ,provide issue solving and consultant for projects on abnormal/unfixable timing/IR violation 3 Develop new Timing/IR signoff methodology to be applied during chip synthesis/APR/STA/IR . 4 SPICE correlation for new timing/IR signoff criterion 5 Regression test for every signoff methodology by STA violation/slack analysis, IR results 6 Post-silicon data analysis for silicon-proven timing/IR signoff criterion
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
1. 負責SOC內 bus 數位系統的 SystemC 平台建模與模擬，包括功能建模與性能分析。 2. 根據系統規格，建立可重複使用且具延展性的 SystemC 模型，支援系統架構規劃與驗證。 3. 參與 SoC（System-on-Chip）/IP 之行為層及高層次抽象（TLM, Transaction-Level Modeling）模型設計與驗證。 4. 與硬體、軟體和驗證團隊協同合作，協助流程整合、聯調與問題分析。 5. 撰寫技術文件與模型說明，支援團隊設計、驗證及客戶應用。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
職位與職責： 1. 定義 GPU 編譯器軟體架構及介面。 2. 開發/實作 GPU 編譯器流水線、連結以及各種最佳化/轉換。 3. 與驅動程式團隊及硬體團隊合作，實作新的 API 與硬體功能。 4. 與驅動程式團隊及硬體團隊合作，改善/調整效能與功耗。 5. 執行並交付專案，以達成里程碑與進度要求。 6. 分析並除錯程式碼生成相關問題。 7. 分析並影響未來 GPU 架構的設計。 8. 與內部及外部團隊建立可靠且值得信賴的合作關係。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 5年工作經驗 今天剛更新展開
Role and Responsibilities • Responsible for GPU cluster uArch specification, PPA (power, performance and area) optimization for industry-leading GPU hardware IP • Collaborate with Arch/Model/SW team, develop cluster level HW specification that meets feature functionality and PPA metrics • Collaborate with Arch/SW/Design team to identify and solve performance bottlenecks, power/area inefficiency issues • Guide IP design process all the way from RTL coding, verification to tape out and post-silicon debug • Proficiently use AI agent and tools to improve RTL coding, function debug and PPA analysis productivity • Execute & deliver to meet milestones/schedules. • Analyze and debug code pre-silicon and post-silicon issues. • Analyze and influence future GPU architectures. • Construct reliable & trustable relationships across teams internally & externally. • Delivering best in class GPU IP for mobile, automotive, laptop and ASIC applications
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
1. SOC platform 架構與RTL implementation 2. 負責 IP/子模組之 RTL 整合，組成 SoC (System-on-Chip) 或子系統的頂層設計。 3. 依據設計規格，串接不同來源或平台的 RTL，確保各模組間介面相容與功能正確。 4. 撰寫與維護整合 RTL 的頂層模組、配置腳本及連結測試環境。 5. 針對整合後的設計進行功能模擬、靜態時序分析（STA）、Lint、CDC 及等驗證工作，並協助 debug。 6. 與軟硬體、驗證、後端設計等團隊密切合作，確保整合流程順利與產品交付時程。 7. 編寫設計文件及協助設計交付相關事務。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 4年工作經驗 今天剛更新展開
加入 MediaTek「先進製程平台 DFT」團隊，你的工作直接影響 N4/N3/N2 及更先進世代 Cloud ASIC 的可靠度與良率。 - DFT 架構與插入：針對先進節點 SoC 及 chiplet/3D-IC 設計，定義並實作 Scan（full-scan、compressor）、MBIST、BSD/JTAG 架構；使用 Synopsys / Siemens (Tessent) EDA 工具執行端到端插入流程。 - ATPG 與 Advanced Fault Model：開發並優化 stuck-at、transition delay、cell-aware、path-delay 等 fault model 的 ATPG pattern；驅動 fault coverage closure 並交付 DRC-clean pattern。 - 模擬與驗證：透過 gate-level simulation（VCS/Xcelium）驗證 DFT 邏輯正確性；解決 DFT rule violation 與 coverage gap，確保 tapeout 品質。 - 後矽驗證與測試：主導 CP / FT / HTOL / HVS 各階段 DFT 工作，包含 test mode 驗證、scan chain 連通性測試、MBIST 執行與 repair 確認。 - Volume Diagnosis 與 Yield Ramp：運用 scan/MBIST diagnosis 資料分離系統性缺陷，與製程及 FA 團隊協作加速 yield learning 與技術成熟。 - RMA / DPPM 除錯：利用 DFT diagnosis 流程調查 field return，協助降低 DPPM 並防止 escape。 - 產業前沿：持續追蹤 Cloud ASIC chiplet 測試趨勢、ATE 技術進展與 EDA 新功能，主動將新觀念帶入團隊。 職務要求
- 面議（經常性薪資達4萬元或以上） 新竹縣竹北市 工作經歷不拘 今天剛更新展開
1. Android平台相關軟體問題，SCM, Code line管理等...主要客戶聯絡窗口。 2. 分析、釐清並解決或轉交客戶回報的系統層級問題。 3. 進行問題根因分析，並提供即時解決方案或替代方案。 4. 與內部工程團隊協作，確保問題有效解決。 5. 進行Android系統的性能分析與優化。 6. 支援Android平台的整合，包括問題排查、除錯與驗證。 7. 撰寫問題分析、解決方案及實踐文件，供內外部參考。 8. 與國內外客戶（包含美國）有效溝通，了解需求並提供技術支持。 9. 參與客戶會議、技術討論及專案檢討等相關活動。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
1. 開發 Android smartphone multimedia video system framework, driver and functions 2. 架構設計、分析並優化 Android smartphone multimedia video 效能 3. Video 功能驗證 4. 系統架構設計與問題分析
-
