面議(經常性薪資達4萬元或以上) 桃園市桃園區 1年工作經驗 2天前更新
1. 參與影像處理相關 SoC/ASIC/FPGA 系統之數位電路設計與 RTL 撰寫。
2. 負責模組級功能設計、模擬與驗證,確保設計邏輯與時序穩定。
3. 實作影像處理演算法(如 Scaler、Noise Reduction、3D Image、ISP)於硬體架構中。
4. 協助高速傳輸與記憶體介面(如 DDR Controller、MIPI、USB2.0/3.x)與系統總線設計整合。
5. 與韌體/軟體/硬體工程團隊合作,完成整體系統之功能驗證與效能調校。
6. 具備良好團隊合作與問題分析能力,能獨立作業與配合開發時程進度。
【必要條件】
* 熟悉 Verilog / VHDL 等 RTL 設計語言,具 FPGA 或 ASIC 實務開發經驗。
* 熟練 C / C++,具備將演算法轉化為硬體架構的實作能力。
* 熟悉影像處理模組設計(如 Scaler、Noise Reduction、3D Depth、ISP)。
* 熟悉高速傳輸與通訊介面(如 DDR、MIPI、USB、SPI、I2C)。
* 具 SoC 系統架構理解與模組整合實務經驗。
展開