-
職缺名稱公司名稱上班地點工作經驗更新薪資待遇
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
工作項目： 1. CPU & GPU Backend Implementation (APR) 2. CPU/GPU Backend Flow Development, Enhancement & Automation 3. Advanced CPU/GPU Technology Development: High-performance, Low Power, and PPA Optimization 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 APR Tools (Innovus、ICC2、Fusion Compiler…)，有Synthesis、STA/IR Analysis、Physical Verification等相關經驗者佳。 3. 具備程式設計能力，熟悉 TCL/Perl/C++/Python。 4. 有 High Performance CPU/GPU APR經驗尤佳。 5. 個性積極負責、勇於迎接新挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
工作項目： 1. PD controller、Hub的 Firmware 或 Driver 開發 2. FPGA 與 ASIC 系統驗證 應徵條件： 1. 學士以上;電機工程、電控工程、電子工程、資訊工程、自動控制相關科系畢業為主 2. 具2年以上 (1)熟 C 語言與微處理機架構 (2)有 Driver 開發或 MCU firmware 開發經驗尤佳相關經驗者為佳
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。 工作項目： 1. High-Performance CPU & GPU Frontend Implementation 2. Advanced CPU Technology Development: High-performance, Ultra-low Power, and PPA Optimization 3. Processor Frontend Development Flow Enhancement & Automation 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
工作項目： DDR/SI/PI 的驗證與分析工作，包含 : 1.DDR IP (Controller) Verification and Analysis. 2.PCB/Package Layout Review and Assistance. 3.Signal Integrity(訊號完整度) and Power Integrity(電源完整度) Basic Check and Analysis. 應徵條件： 1.碩士以上;不拘相關科系畢業為主
就業保險產假產檢假安胎假家庭照顧假 - 月薪45000~80000元 台南市永康區 工作經歷不拘 3天前更新展開
培訓成電視台購物主持人(熟台語、唱歌可) 培訓地點：台南市 條件：開朗大方、積極學習 休假：排休 享勞健保
員工在職教育訓練產假員工團保誤餐費勞保 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
工作項目： 1. Data bus controller. 2. 影像處理。 3. 影像壓縮。 4. IP整合。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主。 2. 具1年以上相關經驗者為佳。 3. 具備以下任一工程能力： (1) 參與過 data bus access/arbitration相關控制電路設計。 (2) 參與過影像處理相關控制電路設計，並具備相關演算法有一定基礎知識。 (3) 具備優化電路設計能力，以及實際參與電路量產/除錯經驗。 (4) 具有IC整合工作經驗者尤佳。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
工作項目： 1. SSD韌體程式撰寫與設計。 2. 客製化韌體開發。 3. 協助檢測 SSD產品、除錯。 4. 識別問題並提出解決方案。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制相關等科系畢業為主。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
工作項目： Verification for High Speed PHY projects, which includes: 1. Responsibility for test plans, testbench documentation and implementation. 2. Use SystemVerilog language, SVA and UVM methodology for block level verification. 3. Debug tests with design engineers to deliver functionally correct design blocks. 4. Close coverage measures to identify verification holes and show progress towards tape-out. 5. Write scripts to automate routine parts of verification workflow. 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具0~3年下列經驗之一者尤佳： (1) Experience verifying digital logic at RTL using SystemVerilog for FPGAs and/or ASICs. (2) Experience verifying digital systems using standard IP components/interconnects. (3) Experience creating and using verification components and environments in standard verification methodology. 3. Preferred qualifications: (1) Experience with high speed MAC/PHY RTL design or verification. (2) Experience with UVM methodology and coding. (3) Good English verbal communication skills.
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
工作項目： Microprocessor design. Desired skills and experience includes: 1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support. 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者尤佳。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
工作項目： 1. 支援客戶要求的 customization feature開發。 2. 客戶問題協助解決。 3. SSD controller firmware design。 4. SATA/PCIE protocol firmware design。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學等相關科系畢業為主。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
工作項目： 1. 研發/導入Emulation/Prototyping技術。 2. Emulation Performance Optimization. 3. Validation Flow Optimization. 4. 自動化程式開發。 應徵條件： 1. 碩士; 電機工程、資訊工程相關科系畢業為主; 兩科系/領域都有學歷者佳。 2. 熟悉 Synopsys Zebu/HAPS or Cadence Palladium/Protium者佳。 3. 熟悉 IC Validation Flow or Software Bring Up Flow者佳。 4. 熟悉自動化 script語言(Ex: Python)者佳。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 2天前更新展開
工作項目： 1. 建立IC設計後段驗證流程，並撰寫自動化程式。 2. 建立並維護DRC/LVS/SVS/LVL/ERC/PERC相關檔案及流程。 3. 分析並解決PV相關問題。 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。 2. 無經驗可；具相關工作經驗者佳。 3. 熟悉 Linux工作環境以及 TCL/shell script. 4. 熟悉 Calibre(含TVF及SVRF)或 ICV. 5. 熟悉 FinFET或 BCD製程為佳。
就業保險產假產檢假安胎假家庭照顧假 -
上一頁 下一頁
第 7966 / 13289 頁
第 7956 / 13289 頁第 7957 / 13289 頁第 7958 / 13289 頁第 7959 / 13289 頁第 7960 / 13289 頁第 7961 / 13289 頁第 7962 / 13289 頁第 7963 / 13289 頁第 7964 / 13289 頁第 7965 / 13289 頁第 7966 / 13289 頁第 7967 / 13289 頁第 7968 / 13289 頁第 7969 / 13289 頁第 7970 / 13289 頁第 7971 / 13289 頁第 7972 / 13289 頁第 7973 / 13289 頁第 7974 / 13289 頁第 7975 / 13289 頁第 7976 / 13289 頁
