面議(經常性薪資達4萬元或以上) 桃園市大溪區 工作經歷不拘 1天前更新
我們正在尋找一位具備豐富經驗的 FPGA 與 HIL 專家,主導自駕 L4 (ADAS L4) 系統的 FPGA-based HIL 模擬平台架構設計與開發。
您將負責將高頻寬的感測器訊號(如專有相機介面、LiDAR、Radar)在 FPGA 上進行即時 (Real-time) 模擬與注入 (Sensor Injection),並與自駕域控制器 (AD ECU) 進行閉環 (Closed-loop) 測試,以驗證 L4 自駕演算法的安全性與可靠性。
一、核心職責 (Key Responsibilities)
• HIL 架構設計:設計與搭建基於 FPGA (如 AMD Xilinx Zynq/MPSoC/Versal 或 Intel Agilex) 的 L4 自駕 HIL 測試平台系統架構。
• 感測器模擬與注入:開發硬體加速邏輯,實現多路相機 (GMSL2/GMSL3、FPD-Link)、LiDAR (乙太網路 Raw Data) 及 Radar 的原始數據即時模擬與硬體注入 (Hardware Injection)。
• 車用通訊整合:負責 FPGA 與域控制器之間的高速介面與車用網路通訊(如 PCIe、10G/25G Automotive Ethernet、CAN-FD、LIN)的 IP 整合與資料串流優化。
• 時鐘與同步 (Timing & Synchronization):設計高精度的時鐘同步機制(如 PTP/IEEE 1588、GPS/PPS),確保所有模擬感測器訊號與 HIL 系統的時間戳記完全一致。
• 系統整合與測試:與自駕軟體團隊、模擬軟體團隊(如 Carla、Simulink、Cognata)合作,實現虛擬環境與真實硬體的閉環 (Closed-loop) 即時模擬。
二、必備條件 (Requirements)
• 學歷背景:電子、電機、資訊、自動控制或相關科系碩士/博士學位。
• FPGA 開發經驗:5 年以上 FPGA 開發經驗,精通 Verilog / SystemVerilog 或 VHDL,並熟練使用 Vivado 或 Quartus 開發工具。
• 高速介面經驗:具備 PCIe, 10GbE/25GbE, DDR4/DDR5 等高速介面與通訊協定的開發與除錯經驗。
• HIL/即時系統經驗:具備 HIL 平台(如 dSPACE, NI, Speedgoat)或 Linux RT / RTOS 即時系統的實務開發經驗。
• 車用通訊協定:熟悉 CAN/CAN-FD, Ethernet (SOME/IP, DoIP), LIN 等車用通訊協定。
展開 激勵獎金績效獎金生日假產假員工電影