- 面議（經常性薪資達4萬元或以上） 新竹市東區 4年工作經驗 今天剛更新展開
負責客戶專案的管理追蹤與規劃, 協助客戶專案完成產品入庫, 負責與運營商, 局端設備商, 儀表商, 認證實驗室合作 MD 有關的商務與專案進行, 制定客戶專案支持的技術品質規範, 追管 5G ThinMD 營銷推廣有關的問題與效能改進, 開發以上業務相關的支援工具與驗證工具
- 面議（經常性薪資達4萬元或以上） 新竹市東區 2年工作經驗 今天剛更新展開
1.支援RD環境推動 AI for Infra，將 AI 導入Data Transfer Platform監控、診斷及維運流程自動化，提升服務可靠度與營運效率。 2.開發、維護 AI 驅動的跨 Domain 資料檢核服務，以可靠資料交換支援全球業務成長。 3.優化既有資料傳輸方案的效能、穩定性、安全性及可擴充性，支援全球資料傳輸需求。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 7年工作經驗 今天剛更新展開
Role Overview We are seeking two Senior Design Verification Engineers to architect and execute comprehensive verification strategies for our next-generation high-performance SoCs. In this role, you will take technical ownership of IP-level and subsystem-level verification for mission-critical high-speed serial protocols, specifically PCIe and USB. Beyond standard UVM and constrained-random methodologies, you will be a catalyst for modernizing our verification flow—integrating AI/LLM-assisted workflows to accelerate test writing, assertion generation, log triage, and coverage closure. Key Responsibilities 1.Testbench Architecture & Test Planning a. Define, author, and review detailed Verification Plans (vPlans) from architectural and micro-architectural specifications through tape-out sign-off. b. Architect, build, and maintain modular, scalable, and reusable UVM-based testbenches from scratch, including custom drivers, monitors, scoreboards, predictors, and reference models. c. Drive constrained-random test generation, SystemVerilog Assertions (SVA), and functional coverage metrics to achieve 100％ coverage sign-off. 2.High-Speed Subsystem & Protocol Verification a. Lead IP- and subsystem-level verification for PCIe (Gen 4/5/6) and USB (USB 3.2 / USB4 / Type-C) controllers and PHY interfaces (PIPE/UTMI). b. Verify complex protocol dynamics, including: i. Link Training and Status State Machine (LTSSM) transitions and recovery loops. ii. Low-power states (ASPM L0s, L1, L1.1/L1.2, USB U1/U2/U3) and power management handshakes. iii. Equalization, credit flow control, split transactions, packet ordering, and error injection/recovery flows. iv. Integrate and debug industry-standard Verification IPs (VIPs) from leading vendors (Synopsys, Cadence, Avery/Siemens). 3.Automation, Tooling & Infrastructure a. Build scripts for regression health monitoring, automated failure extraction, seed sweeping, and automated coverage report merging. b. Collaborate closely with Design, Emulation, Firmware, and Post-Silicon Validation teams to debug complex system-level failures. 4.AI & LLM-Augmented Verification Workflows a. Actively deploy and refine LLM-assisted techniques to accelerate the DV lifecycle: b. Leverage AI tools to generate boilerplate UVM components, corner-case test vectors, and SVA properties from design specs. c. Implement automated triage agents using LLMs to ingest simulation log files, pinpoint root-cause failure signatures, and summarize crash states. d. Optimize prompt engineering and programmatic interfaces (APIs, CLI scripts) to build reproducible team-wide verification copilots.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
我們正在招募數位 IC 設計工程師，參與新世代 GPU IP 的硬體設計與開發。此職位將負責 GPU 核心模組的微架構設計、RTL 實作、功能驗證支援與效能最佳化，並參與從架構定義、設計實作到晶片整合的完整開發流程。 主要工作內容包括： 負責 GPU 相關硬體模組之 microarchitecture 設計、RTL coding、功能整合與設計最佳化。 依據 GPU architecture/specification，進行硬體設計與 implementation，並兼顧 Performance、Power、Area (PPA) 等設計目標。 進行設計分析、debug、效能瓶頸分析，以及相關硬體問題之 root cause analysis。 與 DV 團隊密切合作，進行 verification plan、功能驗證、coverage closure 以及 design issue debug。 與 GPU Architect / Performance Model 團隊合作，評估架構方案、分析 workload behavior，並進行 microarchitecture 與 performance optimization。 與 Compiler 團隊合作，理解 shader/compiler workload 特性，協助改善 GPU hardware utilization 與 performance。 與 Driver 團隊合作，定義硬體與軟體介面、進行 system-level debug，並確保 GPU IP 能順利整合至 SoC platform。 參與 design review、architecture discussion、performance analysis 及跨團隊技術討論。 支援 synthesis、timing、power、DFT 及 physical design 等後端流程，協助設計達成 tape-out requirement。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 2年工作經驗 今天剛更新展開
-負責 GPU 相關硬體模組之 microarchitecture 設計、RTL coding、功能整合與設計最佳化。 -依據 GPU architecture/specification，進行硬體設計與 implementation，並兼顧 Performance、Power、Area (PPA) 等設計目標。 -進行設計分析、debug、效能瓶頸分析，以及相關硬體問題之 root cause analysis。 -與 DV 團隊密切合作，進行 verification plan、功能驗證、coverage closure 以及 design issue debug。 -與 GPU Architect / Performance Model 團隊合作，評估架構方案、分析 workload behavior，並進行 microarchitecture 與 performance optimization。 -與 Compiler 團隊合作，理解 shader/compiler workload 特性，協助改善 GPU hardware utilization 與 performance。 -與 Driver 團隊合作，定義硬體與軟體介面、進行 system-level debug，並確保 GPU IP 能順利整合至 SoC platform。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
1.Defining architectures of electrical and optical SerDes transceivers that comply with IEEE and OIF standards. Building end-to-end link models covering the TX/RX chain across EIC, optical/fiber channel, and PIC (e.g., MRM, PD), evaluating link budget and signal quality, and conducting simulations for performance benchmarking and sign-off. 2.Developing DSP architectures and algorithms such as calibration and compensation of optical and electrical impairments, synchronization and gain control loops, and adaptive equalizers. 3.Collaborating with circuit, photonics, hardware, and verification teams for product development and ensuring the outcome meets performance and power targets.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 3年工作經驗 今天剛更新展開
1.PCB電源相關電路設計：負責設計和開發硬體系統架構，包括電路設計、元件評估與選擇、客製化元件規劃、layout review、PI評估等等。 2.系統規格與設計需求收集 3. 系統硬體驗證與測試：功能驗證與電源品質量測。 4. 跨組織合作：與IC design team、system team、SI/PI team與layout team等等合作，完成系統設計、製作與驗證。 5.客戶與相關廠商支援：包含技術文件撰寫、客戶參考設計支援、on site支援等等。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 3年工作經驗 今天剛更新展開
1.系統硬體規劃：系統規格與設計需求收集 2.系統硬體設計：負責設計和開發硬體系統架構，包括PCB電路設計、元件評估與選擇、客製化元件規劃。 3. 系統硬體驗證與測試：確認硬體系統正常運作，包含驗證與測試。 4. 跨組織合作：與IC design team、system team、SI/PI team與layout team等等合作，完成系統設計、製作與驗證。 5.客戶與相關廠商支援：包含技術文件撰寫、客戶參考設計支援、on site支援等等。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 3年工作經驗 今天剛更新展開
將負責公司先進汽車級系統單晶片（SoC）設計的DFT（可測試性設計）與DFM（可製造性設計）方法學、設計及實施工作。 此外，入選者也將與設計及版圖（Layout）團隊合作，整合DFT/DFM相關需求。 • SoC測試架構設計 • 支援專案從NPI（新產品導入）到MP（量產）的完整流程（包括測試程序開發、覆蓋率提升、良率改善及成本降低） • 與IP、測試工程師、製程團隊及板級設計團隊合作，滿足CP（晶圓測試）、FT（成品測試）及SLT（系統級測試）的測試要求。
- 月薪40000元 新北市泰山區 工作經歷不拘 今天剛更新展開
1. 執行起重機具與各式搬運設備的例行性點檢，並填寫設備維護保養紀錄表。 2. 配合起重吊掛作業需求，操作堆高機、拖板車或油壓升降機，執行貨物裝卸及物料定位作業。 3. 協助起重工程師架設吊裝鋼索、吊鏈及各式吊具，並於吊掛作業過程中擔任地面指揮人員，引導吊車吊臂位置。 4. 針對大型工業設備或運輸工具進行拆卸、裝箱、吊運及定位安裝，確保貨物在搬運過程中符合安全規範。 6. 負責整理作業現場的吊具耗材及搬運輔助工具，並落實設備保管與倉庫物料盤點作業。
- 月薪60000~70000元 台北市南港區 工作經歷不拘 今天剛更新展開
徵 正職物理治療師 1.每月早班/晚班上固定時段，無花花班，用餐固定休30分鐘。 2.早班2週上76小時，晚班2週上71小時，週六隔週上半天，週日休，國訂假日休。 3,純電療儀器，工作單純，項目少。 4.可輪班或固定班，可面議，放假彈性。 5.三節獎金，尾牙抽獎，每季員工聚餐。 6.公會年費補助及刷手衣2件，員工看診免費。 7.到職日可議。 8.薪資約6萬～7萬，細節面議。 9.非必要不加班。 徵 半正職物理治療師 1.上班時間為早上或晚上，週六半天偶而可輪值。 2.時間／時段可面議。 3.工時為2週38小時。 4.享三節獎金，尾牙、聚餐。 5.公會年費補助，刷手衣，員工看診免費。 6.到職日可議。 7.薪資約為正職一半。
年節獎金年終獎金特別休假勞保健保 - 月薪45000~55000元 台北市大安區 工作經歷不拘 今天剛更新展開
工作內容 我們正在尋找一位具備獨立企劃、商務開發與專案執行能力的夥伴，負責公司旗下品牌的 B2B 異業合作與新通路建立。 由公司提供商品資源與商業發展方向，你將負責從合作企劃、客戶開發、洽談成交，到實際測試與營運交接，完整推動專案落地。 主要工作項目： 商業企劃： 依據公司發展方向，研究市場、規劃合作模式、價格策略、利潤及執行方案。 招商資料： 規劃合作企劃書、招商文宣、報價與合作辦法，協調設計資源完成製作。 客戶開發： 主動蒐集潛在企業客戶名單，透過電話、Email、LINE 或其他管道進行陌生開發。 合作洽談： 負責客戶溝通、合作提案、條件協商及合作促成。 專案測試： 親自執行初期合作訂單，處理客戶問題，持續優化作業流程。 制度交接： 建立客服話術、訂單流程、作業 SOP，完成內部營運窗口教育與交接。 成效追蹤： 分析合作成效、訂單數量、客戶轉換率及專案獲利表現。 具備條件 具備 3 年以上 B2B 業務開發、異業合作、通路開發或相關專案經驗。 能獨立完成商業企劃、合作提案及專案執行。 具備主動陌生開發、商務洽談及客戶關係經營能力。 具備良好的溝通協調、問題解決及流程建立能力。 熟悉 Excel、簡報及基本專案管理工具。 具備獨立作業能力，能將商業構想轉化為實際合作成果。 加分條件： 曾獨立建立 B2B 合作通路或異業合作模式。 具備零售、禮贈品、客製化商品或品牌代理相關經驗。 曾負責新事業或新合作專案從零建立至正式營運。 職位特色 此職位並非單純業務銷售或行政企劃，而是完整參與新商業模式的建立與執行。 公司提供現有品牌、商品、製作及營運資源，期待你能獨立推動專案，讓合作模式真正落地並持續成長。
禮品績效獎金伙食津貼國內旅遊國外旅遊 -
