-
職缺名稱公司名稱上班地點工作經驗更新薪資待遇
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 58天前展開
As deep sub-micron process requires longer research cycle and higher manufacture cost, DV(design verification) has become an inevitable part of design group in Mediatek chip development flow. CDG DV is in charge of development and implementation of smart phone, TV, and ASIC product line verification plan. It included: integrated simulation/verification env development, big data analysis and efficiency improvement, bus fabric / EMI (External memory interface ) / Low power functions verification plan and implementation Need to build up verification plan/bench and continuously improve methodology, and you will understand both detail scenario and global view of cell phone/ASIC operating schemes Need to leverage the latest EDA tool and concept to accomplish the verification plan Work location: Hsinchu/Taipei
- 月薪29500~48000元 新竹市東區 工作經歷不拘 58天前展開
(請留意：為加快面試安排時間，僅限定投遞5個職缺)我們在找這樣的你：對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣；勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 58天前展開
1. IEEE 802.3 Ethernet PHY & transceiver architecture & algorithm design 2. Digital signal processing of mixed-signal design 3. System simulation/model design for pre-silicon verification 4. System & algorithm design/simulation of high-speed I/F SerDes 5. Make contribution in standard organizations
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 58天前展開
1. Serdes PMA IP architecture planning 2. Serdes PMA IP RTL coding 3. Serdes PMA IP front-end and back-end integration 4. Co-work with PCS and MAC design team and DV team for IP verification 5. Co-work with Analog design team for PHY co-simulation 6. Co-work with Algorithm team for algorithm implementation and bit-true verification
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 58天前展開
1. 高速Serdes系統技術開發(200Gbps+), 包括電通訊與光通訊(optical interconnect) 2. 定義系統技術規格並與設計團隊(Analog, Digital, Algorithm)討論系統架構, 建立模型模擬評估 3. Serdes 關鍵技術評估與開發( e.g., Next Gen Serdes, optical nonlinearity compensation, CPO technology) 4. 協助Serdes IP驗證問題分析
- 面議（經常性薪資達4萬元或以上） 新竹縣竹北市 工作經歷不拘 58天前展開
1. 開發基於虛擬機的軟體平台和虛擬機管理技術。 2. 職責包括軟體功能和驅動程式的開發，以及硬體設計的整合。 3. 與其他軟體團隊、第三方和客戶的工程師進行合作。
- 1111南台灣職場小語
徵【助理】無經驗可、週休二日/固定休六日
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 58天前展開
1. Architecture design and RTL implementation for Smartphone and automotive chip 2. Smartphone SoC and mobile computing platform design. 3. System bus and high speed interface designs
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 58天前展開
1. Smartphone (Low Power Architect) and Automotive (Power control) 2. Not a management position 3. Short term:digital IP design/integration of power control IPs with zero bugs Long term:define power control arch for smartphone or automotive products develop new tech for power control
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 58天前展開
1. Develop high speed interface subsystem architecture and integrate PCIe, MIPI, or DisplayPort subsystem. 2. Develop security and FuSa function on PCIe, MIPI, or DisplayPor degital circuit.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 58天前展開
1.數位電路設計 2.多媒體架構與電路設計 3.多媒體系統整合 1.Digital IC Design 2.Multimedia Architecture and Design 3.Multimedia System Integration
- 面議（經常性薪資達4萬元或以上） 台北市內湖區 工作經歷不拘 58天前展開
1. 設計 5G/B5G 和新一代多模通訊協定架構，開發具有超高數據速率、低延遲和出色用戶體驗的通訊協定軟體，以廣泛運用在手機、人工智慧物聯網和車用系統上。 2. 與全球領先網路設備商（如：華為、中興、愛立信、諾基亞）進行互操作開發測試，以早期達成產品相容性目標。 3. 開發領先全球的網路運營商功能，與世界頂尖客戶合作，實現新一代出色的移動通訊產品。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 58天前展開
Wi-Fi架構和數位電路設計 整個晶片的時鐘、測試和重置規劃 低功耗數位設計 從RTL到閘級的SoC晶片整合，包括時序收斂和可測試性 設計方法和整合流程改進
- 面議（經常性薪資達4萬元或以上） 新竹縣竹北市 工作經歷不拘 58天前展開
1. 參與無線通訊系統（如 WiFi or Modem baseband）之數位電路設計、開發及驗證 2. 負責數位通訊模組設計、RTL coding、模擬、整合、除錯、功能驗證及效能優化 3. 與系統、演算法、實體設計等跨部門團隊合作，確保整體設計達成規格、效能與時程目標 4. 參與設計問題分析與除錯，持續優化功耗、效能與面積（PPA）
-
