-
職缺名稱公司名稱上班地點工作經驗更新薪資待遇
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 5天前更新展開
穿戴式裝置軟體工程師的職掌為負責穿戴式產品的系統單晶片SoC Linux Kernel作業系統。此職位需開發、優化或改良Kernel相關的系統軟體以及開機流程，以在 Android 上提供最佳效能。 主要職責包括： 1. 將最新的 Linux 核心移植並於SoC 上開機 2. 解決系統問題、優化 Linux 核心以提升效能 3. 熟悉 Linux 或開源軟體及開發環境 4. 熟悉 GCC 及相關toolchain 5. 建立跨平台開發環境 6. 開發、修改Kernel驅動程式與boot loader
- 面議（經常性薪資達4萬元或以上） 新竹市東區 8年工作經驗 5天前更新展開
1.Responsible for technology and supply ecosystem planning in Data Center ASIC Testing Equipment domains. 2.Develop deep understanding of suppliers‘ technology capabilities, capacity planning, and roadmap direction to build strategic ecosystem insights. 3.Engage with R&D early during product definition and design phases to incorporate supply chain and manufacturing perspectives. 4.Ensure product design are aligned with future supplier technology readiness, capacity, and manufacturing capability during design phases. 5.Proactively identify technology and supply risks to enable scalable and competitive product solutions during design phases. 1.負責Data Center ASIC Testing Equipment領域之技術與供應鏈生態系規劃。 2.深入了解供應商技術能力、產能規劃及未來發展藍圖，建立關鍵技術供應鏈洞察。 3.於產品定義及Design階段即與研發團隊密切合作，導入供應鏈技術觀點。 4.於Design階段階段確保設計方向與未來供應鏈技術成熟度、產能及量產能力保持一致。 5.於Design階段識別技術與供應風險，協助打造具競爭力且可量產的產品解決方案。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 8年工作經驗 5天前更新展開
1.Responsible for technology and supply ecosystem planning in Data Center ASIC Testing Accessory domains. 2.Develop deep understanding of suppliers‘ technology capabilities, capacity planning, and roadmap direction to build strategic ecosystem insights. 3.Engage with R&D early during product definition and design phases to incorporate supply chain and manufacturing perspectives. 4.Ensure product design are aligned with future supplier technology readiness, capacity, and manufacturing capability during design phases. 5.Proactively identify technology and supply risks to enable scalable and competitive product solutions during design phases. 1.負責Data Center ASIC Testing Accessory領域之技術與供應鏈生態系規劃。 2.深入了解供應商技術能力、產能規劃及未來發展藍圖，建立關鍵技術供應鏈洞察。 3.於產品定義及Design階段即與研發團隊密切合作，導入供應鏈技術觀點。 4.於Design階段階段確保設計方向與未來供應鏈技術成熟度、產能及量產能力保持一致。 5.於Design階段識別技術與供應風險，協助打造具競爭力且可量產的產品解決方案。
- 月薪35000~42000元 台北市內湖區 工作經歷不拘 5天前更新展開
1.車輛監理站事務處理 2.帳務撥款及費用請款 3.案件合約及文件管理 4.客服電話接聽 5.主管交辦事項 ※本職缺依據身心障礙者權益保障法，如非具備該身分者，請前往其他職務應徵。 ※屬『定額僱用』員額，歡迎或優先僱用『身心障礙者』，以盡法定義務。
員工手機配發或補助產檢假產假子女教育補助員工國內、外進修補助 - 面議（經常性薪資達4萬元或以上） 新竹市東區 8年工作經驗 5天前更新展開
1.Responsible for technology and supply ecosystem planning in Data Center ASIC Packaging (Optical & Memory Integration) domains. 2.Develop deep understanding of suppliers‘ technology capabilities, capacity planning, and roadmap direction to build strategic ecosystem insights. 3.Engage with R&D early during product definition and design phases to incorporate supply chain and manufacturing perspectives. 4.Ensure product design are aligned with future supplier technology readiness, capacity, and manufacturing capability during design phases. 5.Proactively identify technology and supply risks to enable scalable and competitive product solutions during design phases. 1.負責Data Center ASIC Packaging (Optical & Memory Integration)領域之技術與供應鏈生態系規劃。 2.深入了解供應商技術能力、產能規劃及未來發展藍圖，建立關鍵技術供應鏈洞察。 3.於產品定義及Design階段即與研發團隊密切合作，導入供應鏈技術觀點。 4.於Design階段階段確保設計方向與未來供應鏈技術成熟度、產能及量產能力保持一致。 5.於Design階段識別技術與供應風險，協助打造具競爭力且可量產的產品解決方案。
- 時薪240元 台北市內湖區 工作經歷不拘 5天前更新展開
【2027中國信託資訊科技實習計畫】 實習挑得好，工作沒煩惱 我們要的94你~一年一度 IT 實習生小隊募集中！ 立刻申請，提升履歷含金量、優先取得就業門票 ★資訊組： ✅實習職缺：軟體開發工程師 ✅工作內容：Java技能培訓及實作(含測試案例及文件撰寫) ✅實習期間：2027/2/22~6/23每週3天(碩士生可2天) ✅工作地點：台北市內湖區安康路22巷33號(中國信託行政大樓) ✅專人漸進式雙技術培訓、五〝心〝級實習福利 ✅結業後有機會直接轉正
家庭日員工結婚補助生育補助員工及眷屬喪葬補助良好升遷制度 - 面議（經常性薪資達4萬元或以上） 新竹市東區 8年工作經驗 5天前更新展開
1.Responsible for technology and supply ecosystem planning in Data Center ASIC Memory domains. 2.Develop deep understanding of suppliers‘ technology capabilities, capacity planning, and roadmap direction to build strategic ecosystem insights. 3.Engage with R&D early during product definition and design phases to incorporate supply chain and manufacturing perspectives. 4.Ensure product design are aligned with future supplier technology readiness, capacity, and manufacturing capability during design phases. 5.Proactively identify technology and supply risks to enable scalable and competitive product solutions during design phases. 1.負責Data Center ASIC Memory領域之技術與供應鏈生態系規劃。 2.深入了解供應商技術能力、產能規劃及未來發展藍圖，建立關鍵技術供應鏈洞察。 3.於產品定義及Design階段即與研發團隊密切合作，導入供應鏈技術觀點。 4.於Design階段階段確保設計方向與未來供應鏈技術成熟度、產能及量產能力保持一致。 5.於Design階段識別技術與供應風險，協助打造具競爭力且可量產的產品解決方案。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 4年工作經驗 5天前更新展開
•Lead validation execution for fiber optic transceivers and optical engines used in AI and data center systems •Build and scale reusable optical test frameworks, automation software, and data analysis tools across multiple teams •Define and execute EVT and DVT plans, including characterization, regression, debug, and reporting •Support the reliability team with pre-/post-stress characterization, qualification support, and failure analysis •Validate key optical and link metrics such as Tx/Rx performance, BER, eye quality, jitter, TDECQ, sensitivity, optical power, wavelength behavior, and thermal stability •Drive root-cause analysis across optics, high-speed electrical interfaces, firmware, and test infrastructure •Improve design-for-test, measurement quality, and validation efficiency across programs •Provide technical leadership and mentorship across validation and test engineering
- 面議（經常性薪資達4萬元或以上） 新竹市東區 10年工作經驗 5天前更新展開
規劃並執行高速介面（如 PCIe, USB, DP）IP PHY 驗證。 建立並維護測試平台，進行 System 與 Electrical 測試。 使用 Scope, BERT, LA, Signal Analyzer 等儀器進行 Signal Integrity 與 Compliance Test。 分析測試結果，協助 DE 及 SW 團隊解決問題。 設計並開發硬體 PCB 評估板，支援系統驗證。
- 面議（經常性薪資達4萬元或以上） 桃園市平鎮區 5年工作經驗 1天前更新展開
【課務管理與專案推動】 1.團隊管理與培訓：帶領製前工程團隊，制定並落實年度工作計劃，規劃內部教育訓練。 2.流程標準化：工程相關程序書與表單之制修訂、維護與審查。 3.專案與時程管控：流程優化與改善，跨部門追蹤專案開發進度。 【核心技術審查與決策】 1.案件審查與投產優化：督導客戶規格與 Gerber Files 審查、Run Card 建立（途程/疊構/發料/製程規格設定）。 2.阻抗設計覆核：指導或覆核疊構設計與匹配之阻抗線寬計算。 3.工程詢問與協調：針對超出製程能力之規格，工程詢問並跨單位進行技術協調。
生日假國內、外旅遊補助社團補助員工手機配發或補助員工及眷屬喪葬補助 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 5天前更新展開
1. 開發 4G/5G/6G 實體層軟體 2. 開發射頻 (RF) 與數位前端 (DFE) 韌體及驅動程式 3. 通訊系統設計、實作與分析
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 5天前更新展開
Join our next-generation HPC SoC team to build cutting-edge Chiplet interconnect solutions. Whether you are an experienced architect or a recent graduate with strong fundamentals, this role offers a clear path to becoming a specialist in UCIe, D2D, and Advanced Packaging technologies. We value potential and provide the mentorship needed to grow into the role. 1. Develop Die-to-die and UCIe digital IP for HPC SOC. Design and implement robust digital IP blocks that enable high-bandwidth, low-latency communication across chiplets in complex HPC systems. 2. Integration of D2D controller and PHY to timing closure and DFT. Drive the integration flow between controllers and PHY layers, ensuring timing closure sign-off and implementing design-for-test strategies for manufacturing quality. 3. Define interface specifications, creating comprehensive verification plans, and support integration and physical implementation. Own the interface definition lifecycle, develop rigorous verification plans, and collaborate on physical implementation. 4. Work closely with multiple teams such as mixed mode designers and Firmware engineers. Partner across disciplines to align on system-level goals, debug complex integration issues, and ensure seamless firmware-hardware co-design.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 5天前更新展開
1. Protocol design or debug on NR/LTE 2. Experience in IOT/field test 3. US, JP Chipset certification project management
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 5天前更新展開
1. 主導 tier1 電信商的 5G NR 數據效能分析及 issue triage 2. 設計並實作 AI 驅動的自動化分析工具與儀表板 3. 調查客戶回報問題並執行根因分析 4. 善用 AI 工具（Claude Code、GitHub Copilot、LLM）加速開發
-
