-
職缺名稱公司名稱上班地點工作經驗更新薪資待遇
- 面議（經常性薪資達4萬元或以上） 新竹市東區 5年工作經驗 今天剛更新展開
工作項目： Maintain並開發 SD Card相關 IP design. 應徵條件： 1. 熟悉 SD Card、UHS1、UHS2相關 Spec. 2. 具 SD Card UHS1與 UHS2 IP設計開發經驗。 3. 具 UHS2 PHY/MAC或 USB3/PCIe PHY/MAC之IP整合經驗。 4. 具備 SoC晶片整合能力。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
工作項目： 1. Finding solutions for creative applications. 2. RTL coding for function implementation, including simulation. 3. Discuss function spec with system designer 4. Architecture planning for circuit design. 5. Completing front-end design flows, such as synthesis, linting, asynchronous checking, STA and so on. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 經驗不拘，具二年以上相關工作經驗者尤佳。 3. 對所有視覺相關產品有熱情、有想法。 4. 熟悉以下 HDL/Tool(愈多項或單項愈熟尤佳)： verilog, verdi, LEC, linting, perl, synthesis, static timing analysis, Clock tree architecture. 5. 對以下領域有了解更佳(不必全部)： 5.1 Video codec(AVS3, AV2, VP9, HEVC, H.264, and etc.) 5.2 High speed interface, such as HDMI, DDR, USB, and so on. 5.3 Image/Video processing. 5.4 CPU, GPU, and NPU.
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 6年工作經驗 今天剛更新展開
工作項目： 1. SOC integrator! A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. A challenging job of using deep submicron process. 2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on. 3. Cooperating with APR designers for backend timing closure. 4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 熟悉 verilog, verdi, STA, synthesis. 3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。 4. 會寫 script如 perl者更佳。 5. 具六年以上相關工作經驗。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
工作項目： 1. 開發FTL與客戶客製化需求。 2. 支援新NAND開發。 3. 支援客戶量產問題。 應徵條件： 1. 碩士以上; 電機工程、電子工程、資訊工程相關科系畢業為主。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
工作項目： SOC/IP(DDR/eMMC/SD card/Nand)驗證. 應徵條件： 1. 學士以上; 電機工程、電信工程、電子工程相關科系畢業為主。 2. 具 SOC/IP(DDR/eMMC/SD card/Nand)驗證相關經驗者為佳。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
工作項目： 1. High-Performance CPU/GPU Timing & Power Integrity Signoff 2. High-Performance CPU/GPU Post-Silicon Validation & Debug, Sim-to-Silicon Correlation 3. 協同開發 CPU/GPU Advanced DFT, On-Chip PVT Sensor, Performance Improvement & Power Management 等先進技術 4. 支援產品 SoC Projects，協同執行 High-Performance CPU/GPU 專案開發，導入先進 IP 及技術 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 SoC Integration & Design Flow、Frontend/Backend/DFT/Timing/IR Drop/Power Analysis EDA Tools。 3. 有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4. 有 Chip-Level, Package & PCB Power Integrity Optimization 經驗尤佳。 5. 有On-Chip PVT Sensor 開發經驗尤佳。 6. 有Post-Silicon Validation, Debug 及 RMA 分析經驗尤佳。 7. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
工作項目： 1. CPU & GPU Backend Implementation (APR) 2. CPU/GPU Backend Flow Development, Enhancement & Automation 3. Advanced CPU/GPU Technology Development: High-performance, Low Power, and PPA Optimization 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 APR Tools (Innovus、ICC2、Fusion Compiler…)，有Synthesis、STA/IR Analysis、Physical Verification等相關經驗者佳。 3. 具備程式設計能力，熟悉 TCL/Perl/C++/Python。 4. 有 High Performance CPU/GPU APR經驗尤佳。 5. 個性積極負責、勇於迎接新挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
工作項目： 1. PD controller、Hub的 Firmware 或 Driver 開發 2. FPGA 與 ASIC 系統驗證 應徵條件： 1. 學士以上;電機工程、電控工程、電子工程、資訊工程、自動控制相關科系畢業為主 2. 具2年以上 (1)熟 C 語言與微處理機架構 (2)有 Driver 開發或 MCU firmware 開發經驗尤佳相關經驗者為佳
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。 工作項目： 1. High-Performance CPU & GPU Frontend Implementation 2. Advanced CPU Technology Development: High-performance, Ultra-low Power, and PPA Optimization 3. Processor Frontend Development Flow Enhancement & Automation 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 3天前更新展開
工作項目： DDR/SI/PI 的驗證與分析工作，包含 : 1.DDR IP (Controller) Verification and Analysis. 2.PCB/Package Layout Review and Assistance. 3.Signal Integrity(訊號完整度) and Power Integrity(電源完整度) Basic Check and Analysis. 應徵條件： 1.碩士以上;不拘相關科系畢業為主
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 2年工作經驗 今天剛更新展開
工作項目： Design block integration / clcok-gen structure design / synthesis / timing analysis / LEC / scan-insert. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、資訊科學等相關科系畢業為主。 2. 具2年以上 SoC整合或 synthesis/sta等相關經驗者為佳。
就業保險產假產檢假安胎假家庭照顧假 - 月薪45000~80000元 台南市永康區 工作經歷不拘 6天前更新展開
培訓成電視台購物主持人(熟台語、唱歌可) 培訓地點：台南市 條件：開朗大方、積極學習 休假：排休 享勞健保
員工在職教育訓練產假員工團保誤餐費勞保 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 今天剛更新展開
工作項目： 1. Data bus controller. 2. 影像處理。 3. 影像壓縮。 4. IP整合。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主。 2. 具1年以上相關經驗者為佳。 3. 具備以下任一工程能力： (1) 參與過 data bus access/arbitration相關控制電路設計。 (2) 參與過影像處理相關控制電路設計，並具備相關演算法有一定基礎知識。 (3) 具備優化電路設計能力，以及實際參與電路量產/除錯經驗。 (4) 具有IC整合工作經驗者尤佳。
就業保險產假產檢假安胎假家庭照顧假 -
上一頁 下一頁
第 2916 / 4233 頁
第 2906 / 4233 頁第 2907 / 4233 頁第 2908 / 4233 頁第 2909 / 4233 頁第 2910 / 4233 頁第 2911 / 4233 頁第 2912 / 4233 頁第 2913 / 4233 頁第 2914 / 4233 頁第 2915 / 4233 頁第 2916 / 4233 頁第 2917 / 4233 頁第 2918 / 4233 頁第 2919 / 4233 頁第 2920 / 4233 頁第 2921 / 4233 頁第 2922 / 4233 頁第 2923 / 4233 頁第 2924 / 4233 頁第 2925 / 4233 頁第 2926 / 4233 頁
