• 面議(經常性薪資達4萬元或以上) 新竹市東區 5年工作經驗 今天剛更新
    Job function: 1. Work with Digital Design team for Physical Design of SoC chips including top level floor planning, block partition, timing budgeting, power planning, block integration, whole chip timing closure, and tape out. 2. Responsible for physical design methodology research and development. 3. Cross site projects coordination and management. Requirement: 1. MS with 5+ years of experience in Physical Design. 2. Familiar with Unix/Linux environment and scripts. 3. Familiar with ASIC design flow. 4. Familiar with Physical Design EDA tools. 5. Good communication and team working skills. 6. Experience in handling large scale SoC chip implementation is a plus.
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 今天剛更新
    工作項目: Verification for a CPU design project, which includes: * Responsibility for test plans, testbench documentation and implementation. * Use SystemVerilog language, SVA and UVM methodology for block and top level verification. * Apply formal property checking/formal verification methodologies * Understanding of the fundamentals of computer architecture 應徵條件: 1. 碩士以上;電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 具相關工作經驗者尤佳。 (MD1570002)
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 2年工作經驗 今天剛更新
    工作項目: 1. RMA, HTOL問題協助排除。 2. ESD/EOS可靠度問題協助排除。 3. power/PCB ESD相關 SI/PI分析 (Cable ESD)處理。 應徵條件: 1. 碩士以上;電機電子相關系所畢業為主;曾修習電子電路設計、半導體物理、元件物理課程。 2. 具2年以上半導體可靠度相關經驗者為佳。 3. 具處理 IC ESD or System ESD問題處理經驗者尤佳。
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 今天剛更新
    工作項目: 負責下列工作項目之一 1. High performance core physical implementation 2. Project Implementation and flow development. 應徵條件: 1. 碩士以上;電機、資訊科學、資訊工程相關科系畢業為主。
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 2年工作經驗 今天剛更新
    工作項目: Switch/PON 數位IC設計 應徵條件: 1. 碩士以上,電機工程、電信工程、電子工程、通訊工程相關科系畢業為主 2. 具基本的DATA Communication通訊知識為佳 3. 具RTL電路設計、驗證、合成經驗 4. 熟悉邏輯、電子與電路設計等相關經驗者為佳
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 今天剛更新
    工作項目: 負責下列工作之一 1. SoC 平台開發及產品線支援。 2. 微處理器開發。 3. 低功耗軟體平台開發。 應徵條件: 1. 碩士以上;電機、資訊科學、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL及Synthesis, Simulation, Verification 等相關 IC Design Flow. 3. 熟悉 Computer Architecture 4. 具下列經驗者尤佳: (1) On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計 (2) Embedded system軟體開發 (3) ARM CPU 與 ARM/Imagination GPU 整合 (MD1430014)
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 今天剛更新
    職稱:微處理器設計工程師(Processor Design Engineer) 徵才條件: 1. 碩士以上電機資訊相關科系畢 2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 3. 熟悉 Computer Architecture 4. 有下列經驗者更佳: (1)Microprocessor或DSP相關硬體設計 (2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 3年工作經驗 今天剛更新
    徵才條件: 1. 碩士,大學,研究所均為電子電機相關科系畢業 2. 具3年以上相關工作經驗 3. 具備元件物理相關課程學分 4. 熟悉電子學或電子電路設計 5. 具積體電路 ESD 相關問題處理經驗或 I/O 電路設計經驗者尤佳 工作項目: 1. IC ESD、Latch up Review與改善 2. I/O Pads Design
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 1年工作經驗 今天剛更新
    (1)MS degree or above with EE or CS background (2)1 year experience or above in IC design/verification (3)Familiar with SystemVerilog and Vera. Verilog or VHDL familiarity an advantage (4)Good knowledge on Wireless communication or architecture. (5)TCL/Perl coding experience is a plus
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 今天剛更新
    (1)大學以上電機、電子、資工、通訊相關系所畢 (2)熟悉或對 SoC ( Memory controller, On-chip bus architecture, Re-used IP ..), Ethernet, TCP/IP, NAT, QoS, Network processor/protocols/Architecture 有興趣者
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 台南市新市區 工作經歷不拘 今天剛更新
    (1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術,包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰,對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 今天剛更新
    (1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術,包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰,對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 今天剛更新
    1.Writing behavioral model 2.Responsible for functional verification
    展開
    就業保險產假產檢假安胎假家庭照顧假
  • 月薪44000~46000元 高雄市苓雅區 工作經歷不拘 1天前更新
    目的:招募精神科臨床心理師1名 科別:精神科 考試資格:具備臨床心理師證照。 一、考試方式:履歷審查、筆試、面試。 二、招募程序:履歷審查→筆試及面試。 三、應徵資料:(以A4紙張繕製,審後不退) 1.履歷(請至本院網頁下載標準履歷格式) 2.自傳 3.最高學歷畢業證書影本 4.臨床心理師證照影本 *注意: 請於111年5月5日24時前將上述1-4項應徵資料郵寄或e-mail至本院精神科心理室,寄件後請務必於111.5.6前,來電確認資料是否寄達。 郵寄地址:高雄市苓雅區中正一路2號 精神科心理室(註明 應徵臨床心理師) e-mail:pipi63@gmail.com 連絡電話:(07)749-0782 人工轉接 心理室(或分機20、41)黃淑芬心理師 四、工作內容說明:  心理衡鑑(主要業務)。  心理治療。  協助院內癌症中心進行病患及家屬的心理照護服務。  協助精神科心理室的行政業務。  其他臨時因應科部需求交辦的事項。 五、福利:  每月基本薪資34,470元,加上醫勤獎助金後平均月薪約44,000-46,000元(未扣勞健保)。(註:醫勤獎助金為浮動金額,每季發放1次。)  年終獎金(1.5個月基本月薪)。  慰休假補助(按休假天數補助金額)。  PGY訓練。  勞保、健保。  年度員工體檢。  休假(依勞基法辦理)。  員工餐廳。 六、面試時間:111年5月9日(星期一) 11時,面試地點:精神科大樓2樓會議室。(經審查履歷資料符合面試資格並經本院通知者。) 注意事項: 1. 報考人員試畢後續,請自行至本院人才招募網站查詢是否錄取等相關資訊。 2. 本院為醫療保健服務業,員工適用勞動基準法第30條之一變形工時之範疇。
    展開
  • 隨薪所欲