-
職缺名稱公司名稱上班地點工作經驗更新薪資待遇
- 面議（經常性薪資達4萬元或以上） 新竹縣竹北市 工作經歷不拘 104天前展開
此(資深)職缺需以軟體/韌體設計的角度，進行聯發科技無線通訊網路相關IC設計方案的韌體白盒測試，包含WiFi、Bluetooth相關的功能。 需要負責與MAC、PHY、System、SW 等工程團隊合作，進行韌體白盒測試的開發、建置，與問題的除錯分析。 需要設計與開發不同的韌體測試方法，包含自動化測試的開發與建置，並且不斷的精進改善，以期軟韌體的品質能夠符合內部開發及外部客戶的要求。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 104天前展開
專注於新產品導入 (NPI)、良率提升和測試時間縮短。 擅長跨職能團隊協作和流程改進，涵蓋從晶圓分選到最終測試的各個環節。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 13天前展開
1. HW platform系統電路設計及系統應用 2. PMIC or PCIe or USB 系統電路設計 3. SoC參考電路設計及驗證 4. 協助客戶量產過程時提供技術支援
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 13天前展開
職位概述 (Role Overview) 我們正在尋找一位具備跨領域特質的獨特人才，能夠在「工程技術」與「商業思維」的交會點發揮所長。您將擔任關鍵的橋樑角色，將車用人工智慧 (Automotive AI) 領域的技術實力，轉化為實際的市場價值。 主要職責 (Key Responsibilities) 1. 策略分析 (Strategic Analysis)： 進行 TAM (整體潛在市場) 與 SAM (可服務市場) 分析，並定義產品的 KSP (關鍵銷售點)，以指引產品未來的發展方向。 2. 開發實作 (Development)： 負責建構並展示最小可行性產品 (MVP) 的原型設計與技術 Demo。 3. 概念驗證 (Validation)： 主導與客戶端的技術研討，於開發週期初期即進行產品概念的驗證與對焦。 4. 迭代優化 (Feedback Loop)： 建立並管理市場端與 R&D 團隊間的反饋閉環，推動產品的快速迭代更新與持續優化。
- 面議（經常性薪資達4萬元或以上） 新竹縣竹北市 工作經歷不拘 42天前展開
1. 無線網通系統, 數位設計 2. Micro Processor, 系統架構, low power/效能分析 3. SOC 整合/驗證 4. 工作地點:竹北/台北
- 面議（經常性薪資達4萬元或以上） 台北市內湖區 工作經歷不拘 13天前展開
韌體應用團隊負責支援 MediaTek 顯示器專案中的 Scaler SoC。 主要職責包括： 1. 協助客戶實現顯示器功能與相關應用 2. 釐清或除錯客戶專案中的問題 3. 於客戶端現場與客戶協同進行專案開發
- 1111南台灣職場小語
【推薦工作】行政內勤、行政助理｜無經驗可，享週休二日！
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 13天前展開
Multi-RAT (6G/5G/4G/3G/2G) modem development. This is a common job description. You may involve at least one or more topics in the following: (1) architecture planning 1.1 Modem/SoC TOP system architecture 1.2 Modem/SoC CPU system design 1.3 Modem/SoC DSP system design 1.4 Modem/SoC BUS system design (2) digital circuit design and verification 2.1 baseband modules 2.2 digital front-end modules 2.3 RF/mixed-mode digital control modules 2.4 Computer/network system modules 2.5 High speed interface design (3) IP integration 3.1 Clock/reset, test modeand low power mode design 3.2 floorplan and synthesis development (4) Design methodology 4.1 design flow enhancement (low power/verification/etc) 4.2 chip MP quality control flow
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 13天前展開
Design the 5G and next-generation modem processor with cost effective, high speed, and low power hardware performance. This position will develop the modem processor that optimized for modem system. Co-work closely with software and system architecture colleague to analysis the sweet point of system performance and low power. In this position, you will push the physical performance to next level and co-work with place-and-route (PAR) team resolving the bottleneck of speed and power.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 13天前展開
-規劃並執行高速介面（如 PCIe, USB, DP, UFS, CSI, UCIe）IP PHY 驗證。 -建立並維護測試平台，進行 System 與 Electrical 測試。 -使用 Scope, BERT, LA, Signal Analyzer 等儀器進行 Signal Integrity 與 Compliance Test。 -分析測試結果，協助 DE 及 SW 團隊解決問題。 -設計並開發硬體 PCB 評估板，支援系統驗證。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 104天前展開
As deep sub-micron process requires longer research cycle and higher manufacture cost, DV(design verification) has become an inevitable part of design group in Mediatek chip development flow. CDG DV is in charge of development and implementation of smart phone, TV, and ASIC product line verification plan. It included: integrated simulation/verification env development, big data analysis and efficiency improvement, bus fabric / EMI (External memory interface ) / Low power functions verification plan and implementation Need to build up verification plan/bench and continuously improve methodology, and you will understand both detail scenario and global view of cell phone/ASIC operating schemes Need to leverage the latest EDA tool and concept to accomplish the verification plan Work location: Hsinchu/Taipei
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 13天前展開
1. IEEE 802.3 Ethernet PHY & transceiver architecture & algorithm design 2. Digital signal processing of mixed-signal design 3. System simulation/model design for pre-silicon verification 4. System & algorithm design/simulation of high-speed I/F SerDes 5. Make contribution in standard organizations
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 13天前展開
1. Serdes PMA IP architecture planning 2. Serdes PMA IP RTL coding 3. Serdes PMA IP front-end and back-end integration 4. Co-work with PCS and MAC design team and DV team for IP verification 5. Co-work with Analog design team for PHY co-simulation 6. Co-work with Algorithm team for algorithm implementation and bit-true verification
-
