- 面議（經常性薪資達4萬元或以上） 新竹市東區 8年工作經驗 111天前更新展開
1. 5G modem 架與數位電路設計 2. CLK, 測試, Reset相關設計與規劃 3. 低功耗設計 4. 系統整合 RTL 到 Gate level, 含STA
- 面議（經常性薪資達4萬元或以上） 新竹市東區 8年工作經驗 49天前更新展開
1. IC封裝/晶圓凸塊技術開發與管理 2. 與封裝廠合作完成規劃之技術開發 3. 先進封裝技術開發,品質驗證與生產良率管理 4. 定期與不定期執行bumping/fan-out/WLCSP廠品質稽核
- 月薪43000~80000元 桃園市蘆竹區 工作經歷不拘 4天前更新展開
1.產品規劃與設計 2.製程能力改善與提升 3.產品流程規劃與分析 4.產品品質改善與異常處理
產假產檢假就業保險家庭照顧假安胎假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 111天前更新展開
-規劃並執行高速介面（如 PCIe, USB, DP, UFS, CSI, UCIe）IP PHY 驗證。 -建立並維護測試平台，進行 System 與 Electrical 測試。 -使用 Scope, BERT, LA, Signal Analyzer 等儀器進行 Signal Integrity 與 Compliance Test。 -分析測試結果，協助 DE 及 SW 團隊解決問題。 -設計並開發硬體 PCB 評估板，支援系統驗證。
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 19天前更新展開
由於先進製程與高整合度晶片需要較長的研發時間及高製造成本，DV (Design Verification) 已成為聯發科技晶片開發流程中不可或缺的一環。 CDG DV部門負責開發與執行最高整合度 Smartphone，TV與ASIC驗證工程。 內容包含:整合型驗證環境開發，大數據分析與效能改善，BUS Fabric / EMI (External memory interface ) / Low power functions 驗證規劃及執行。 工作中需要設計及精進Verification plan/methodology/bench，對SOC系統有整體而深入的了解。 利用最新EDA tool and concept來完成你的驗證計畫。
- 月薪44000~80000元 桃園市龜山區 2年工作經驗 5天前更新展開
1. 政策管理： ● 執行資訊安全相關稽核作業 ● 資安事件、漏洞缺失追蹤與改善 ● 資訊安全政策相關文件統整與維護 ● 資安教育訓練與資安宣導 2. 技術管理： ● 資訊安全相關專案追蹤與規劃 ● 風險評估執行與彙整
產假產檢假就業保險家庭照顧假安胎假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 8年工作經驗 111天前更新展開
1. New SBT vendor bring up , New SBT vendor YIP , troubleshooting and Ops 2. 3D, 3.5D & e-IVR Technology Enabling, CPC/CPO technology building block development 3. Common strip format unification management 4. Advanced PCB Ultra-Large size. I.e., CoWoP, DCAI PCB w/ high layer counts (PCB vendor ISU, GCE, UMTC, VGT ) 5. PCB technology development and DRM owner
- 月薪43000~48000元 台北市文山區 工作經歷不拘 4天前更新展開
1. 具護理師執照，執行上針、抽血 2. 向病患衛教及解釋細胞治療的相關流程 3. 聯絡醫師、病患及廠商，安排回輸和採血的時間 4. 借用治療場地，並聯絡病患和廠商到院執行治療 5. 協助細胞治療中心的相關行政業務，例如：計畫申請/修正送審衛福部、電子公文、費用 請款……等 6. 業務統計分析 7. 主管交辦事務
產假產檢假員工健身房員工餐廳年終獎金 - 面議（經常性薪資達4萬元或以上） 新竹市東區 4年工作經驗 111天前更新展開
1. Own the top-level integration of internal and third-party IPs into SOC or FPGA platform. 2. Ensure interface compatibility, clock/reset domain correctness. Resolve integration issues including timing, CDC/RDC, and floorplan. 3. Work closely with architect to define specification, support physical design team through synthesis constraints and integration guidance, partner with firmware and validation teams to ensure smooth bring-up and validation.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 4年工作經驗 111天前更新展開
1. Develop Ethernet MAC for HPC networking applications. 2. Work closely with architecture, verification and physical teams from specification to implementation.
- 面議（經常性薪資達4萬元或以上） 台北市內湖區 4年工作經驗 111天前更新展開
1. Develop Die-to-die and UCIe digital IP for HPC SOC. 2. Integration of D2D controller and PHY to timing closure and DFT. 3. Define interface specifications, creating comprehensive verification plans, and support integration and physical implementation. 4. Work closely with multiple teams such as mixed mode designers and Firmware engineers.
- 面議（經常性薪資達4萬元或以上） 台北市內湖區 8年工作經驗 111天前更新展開
1. Researching and crafting architecture solutions for die-to-die and chip-to-chip communication, optimizing for performance, area, power, security, and resiliency 2. Working with other design teams to define interfaces and flows between D2D blocks and the rest of the chip 3. Architectural modeling, validation, definition and documentation 4. Driving implementation across design, verification, firmware and software teams
-
上一頁 下一頁
第 1625 / 5090 頁
第 1615 / 5090 頁第 1616 / 5090 頁第 1617 / 5090 頁第 1618 / 5090 頁第 1619 / 5090 頁第 1620 / 5090 頁第 1621 / 5090 頁第 1622 / 5090 頁第 1623 / 5090 頁第 1624 / 5090 頁第 1625 / 5090 頁第 1626 / 5090 頁第 1627 / 5090 頁第 1628 / 5090 頁第 1629 / 5090 頁第 1630 / 5090 頁第 1631 / 5090 頁第 1632 / 5090 頁第 1633 / 5090 頁第 1634 / 5090 頁第 1635 / 5090 頁
