月薪40000元 新竹縣竹北市 3年工作經驗 1天前更新
【技術核心,定義未來】數位IC驗證工程師
【我們在找這樣的你】
如果你對數位IC的穩定性有極致追求,熱衷於用UVM打造無懈可擊的驗證
環境,並享受與一流設計團隊共同解決複雜問題的成就感,歡迎加入我們!
【你將在此發揮的影響力】
1.架構建立:獨立主導複雜數位IP的UVM 驗證環境搭建,開發高品質的 Testbench 與監控元件。
2.精準除錯:運用VCS/Verdi等工具進行RTL模擬,深入追蹤潛在邏輯錯 誤,確保設計符合規格標準。
3.效能優化:分析驗證涵蓋度(Code/Functional Coverage),並優化驗證計畫以提升整體 Tape-out 效率。
4.技術升級:參與新技術研究(如 Formal Verification),持續精進團隊的驗證技術水平。
【必備技能】
熟悉Verilog / SystemVerilog
具備UVM/OVM實作經驗。
熟悉 Linux 工作環與 EDA 模擬工具
展開 就業保險產假產檢假安胎假家庭照顧假