月薪41000~57000元 新北市泰山區 工作經歷不拘 今天
DRAM IC circuit design:
1. Digital logic, Mixed Signal design , Verilog,Hspice
2. 需理解數位邏輯及CMOS元件動作, 可建立電路及模擬驗證
3. 對 Array structure & memory periphery control 有經驗佳
4. 對 High speed S2P/P2S, DLL clock de-skew, DCC 有經驗佳
5. 對 Design For Testing (DFT) 及BIST有經驗佳
6. 具備良好團隊合作精神及溝通能力, 主動且積極學習態度
Digital IC function part:
1. build up verilog testbench
2. fullchip verilog simulation/verification
3. verilog behavior models creation
4. pattern pool coverage raising up
展開 員工生日禮金年終獎金三節獎金激勵獎金員工團保