- 面議（經常性薪資達4萬元或以上） 台中市外埔區 5年工作經驗 3天前更新展開
1、維繫既有客戶及建立新的客戶關係。 2、產品專案進度追蹤。 3、處理客戶訂單與交期等問題。 4、提供售後服務與解決方案。
就業保險產假產檢假家庭照顧假年節獎金 - 面議（經常性薪資達4萬元或以上） 新竹市東區 1年工作經驗 44天前更新展開
1. 先進製程(＜N5)的可測試電路實作流程開發 2. 先進製程(N4/N3)可測試錯誤模型的研究與實作 3. 針對超高速與超低壓電路錯誤模型的研究與實作 4. 量產測試dppm分析與除錯, 測試效率的改善 5. 系統軟硬體測試的分析與除錯
- 時薪190~190元 台北市南港區 工作經歷不拘 2天前更新展開
1.工程部燒錄、測試IC及倉管部門工作協助。 2.協助工程測試板之製作及測試 等。 3.本職缺屬長期工讀性質，要能上週一~週五白天班的， 對於夜班、假日及暑期的目前暫無規劃，謝謝。
年節獎金意外險壽險員工團保伙食津貼 - 面議（經常性薪資達4萬元或以上） 新竹市東區 5年工作經驗 44天前更新展開
1.從系統應用功秏分析, 與 IP, SoC 與軟體團隊合作, 推進 SoC low power 軟硬體架構的演進. 2.產品規格定義時, 分析不同架構與 IP 選項, 在系統應用功秏體驗的差異, 產出產品應用 power dash board, 提供產品規格決策的依據. 3.執行或協助功秏量測, 與power model預估的功秏做校正 4.分析PMIC/Power rail 設計, SoC power state 與 data-path power等, 並且提出SOC 設計優化方案 5.提出系統優化的方向, 達到最佳的產品電池使用續航時間與使用體驗
- 面議（經常性薪資達4萬元或以上） 台北市內湖區 5年工作經驗 44天前更新展開
1. Define GPU compiler software architecture and interfaces. 2. Development/implement GPU compiler pipeline, linking and various optimizations/transformations. 3. Collaborate with Driver team, HW team to implement new API & HW features. 4. Collaborate with Driver team, HW team to improve/tune performance & power consumption. 5. Execute & deliver to meet milestones/schedules. 6. Analyze and debug code generation issues. 7. Analyze and influence future GPU architectures. 8. Construct reliable & trustable relationships across teams internally & externally. 9. The position can be located at Hsinchu or Taipei
- 月薪35000~40000元 高雄市楠梓區 工作經歷不拘 2天前更新展開
1．與客戶確認產品規格，繪製產品2D圖面。 2．封裝材料評估測試、產品材料分析。 3．具備良好的跨部門溝通能力、需與客戶端及廠商應對。 4．完成主管交付任務。
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 4年工作經驗 44天前更新展開
- RTL/Logic Integration and Verification - Develop Timing Constraints for RTL-Synthesis and PrimeTime-STA for the blocks and the top level including SOC. - Use cdc tool to check RTL/SDC quality - Develop Power Intent Specification in UPF for the multi-vdd designs.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 4年工作經驗 44天前更新展開
- Logic/Physical Synthesis by using advanced optimization techniques(below N7) and generate optimized Gate Level Netlist for Timing, Area, Power. - Debug the timing/area/congestion issues and work with RTL & Physical designers to resolve them. - Run Formal Verification checks between RTL and Gate level netlist and debug the aborts, inconclusive and Logic Equivalency failures. - DFT insertion, ATPG and gate-level simulation - Developing Automation scripts and Methodology for all FE-tools including (Lint, CDC, RDC, Synthesis, STA, Power). - Interact with Physical Design Engineers and provide them with timing/congestion feedback.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 4年工作經驗 14天前更新展開
分析及優化手機 5G TestBed 平台的效能，包括以下項目 1. 整合與移植不同 Linux 平台 (Ex. Ubuntu, Cent, RedHat, ...) 2. 整合與應用 Intel/AMD CPU Accelerator API (Ex. Intel Core i9 9/10/12th AVX/TBB/MKL; AMD...) 3. 分析與調校系統整體效能 (Ex. Linux Kernel, Process, Thread, Peripheral(Ethernet/PCIe/...) Driver, ...)
- 面議（經常性薪資達4萬元或以上） 新竹市東區 2年工作經驗 44天前更新展開
1. 開發, 優化與維護 4G/5G Modem 自動化整合測試平台, CI Flow 等. 2. 開發, 優化與維護 4G/5G Modem Simulator 3. 開發, 優化與維護 4G/5G Modem 研發流程與驗證平台的 Tool Chain
- 面議（經常性薪資達4萬元或以上） 新竹市東區 5年工作經驗 44天前更新展開
This position involves developing memory architectures, creating circuit implementation techniques and be an interface with CAD team for full verification and model generation. You have opportunity to know how memory design can be implemented into all Mediatek products.
-
