面議(經常性薪資達4萬元或以上) 新北市土城區 10年工作經驗 今天剛更新
1. 職位概述
本職位直屬技術長 (CTO) 或研發副總,是驅動公司硬體技術藍圖的核心引擎。您將領導硬體研發團隊,負責從概念定義到大規模量產的全生命週期管理,確保產品在高性能、高可靠性與成本優化之間達成最佳平衡。作為戰略關鍵職位,您不僅要解決深層技術瓶頸,更需建立標準化開發流程,將技術優勢轉化為市場競爭力。
2. 主要職責
技術策略佈局: 定義硬體系統架構與關鍵零組件選型,確保技術方案具備未來 3-5 年的市場領先性與擴充性。
團隊組織管理: 負責硬體團隊(含電路、PCB Layout、機構協作)的人才招聘、技術導師制度建立及績效考核。
研發流程優化: 制定並導入標準化硬體開發規範(Design Guideline)與檢核清單,提升設計一次成功率(First-time-right)。
跨部門協作同步: 與韌體、軟體及產品管理部門協商硬體介面定義,確保軟硬體整合過程的兼容性與穩定性。
DFX 實踐: 主導 Design for Manufacturing (DFM) 與 Design for Test (DFT),縮短產品從研發端移轉至工廠端的陣痛期。
供應鏈戰略管控: 深度參與關鍵供應商(Key Vendor)評選,針對核心晶片與特規零件進行長期供貨風險評估。
品質與合規領導: 監督並審核團隊進行 EMI/EMC、訊號完整性 (SI) 與電源完整性 (PI) 的仿真與實測結果,確保通過全球安規認證。
預算與進度管理: 精確掌控專案人力成本、BOM cost 目標及工程樣機(Proto/EVT/DVT)開發時程。
技術瓶頸攻克: 在重大品質客訴或技術危機發生時,能迅速帶領團隊進行 Root Cause 分析並產出解決方案。
3. 必要條件
學歷要求: 國內外電機、電子、電腦工程或相關理工學系碩士(含)以上學位。
工作年資: 具備 12 年以上硬體開發經驗,且其中至少包含 5 年以上的研發團隊管理經驗(管理規模 10 人以上)。
硬體設計核心技術能力:
精通高密度、高速電路設計(如 DDR4/5, PCIe Gen4/5, USB 4.0 等訊號準則)。
具備複雜系統層級的散熱、電源管理 (PMIC) 與電路防護設計實務。
熟練操作 Cadence Allegro 等專業 EDA 工具,能親自進行關鍵模組的 Layout Review。
具備深厚的 EMI/EMC 除錯經驗,能帶領團隊在實驗室中定位干擾源並提出修改方案。
團隊領導與管理經驗: 曾帶領團隊完整經歷至少 3 個產品從「規格定義」到「十萬級量產」的商業化週期。
4. 加分條件
特定產業經驗: 具備 AI 伺服器、邊緣運算 (Edge AI) 或高速運算 (HPC) 硬體開發經驗者優先錄用。
國際團隊或跨國專案經驗: 曾管理分布於不同時區的研發團隊,或具備與全球一線晶片原廠(如 NVIDIA, Intel, AMD 等)直接溝通對接之經驗。
專利或技術論文發表: 在硬體架構、電路創新或節能技術領域擁有個人專利,或於相關技術論壇發表過技術文章。
5. 軟實力要求
衝突解決與談判能力: 當研發時程、產品成本與設計品質產生衝突時,能基於數據提出具說服力的決策權衡方案,並達成跨部門共識。
高壓環境下的情緒穩定力: 面對專案時程緊迫或量產突發品質問題時,能保持冷靜邏輯,並穩定團隊士氣。
技術轉譯能力: 能將複雜的硬體技術術語,轉化為非技術背景主管或客戶亦能理解的商業價值與風險說明。
前瞻學習力: 定期追蹤產業新標準(如 USB-IF, JEDEC 最新規範),並主動評估新技術導入現有產品線的可能性。
展開 需穿著員工制服年節獎金年終獎金三節獎金員工聚餐