-
職缺名稱公司名稱上班地點工作經驗更新薪資待遇
- 面議（經常性薪資達4萬元或以上） 新竹市東區 5年工作經驗 今天剛更新展開
職責要求 •Design high-speed TX/RX analog buffer circuits for LPDDR6 memory interfaces, including output drivers, input receivers, level shifters, termination, impedance calibration, biasing, and reference circuits. •Define and implement programmable drive strength, slew-rate control, and on-die termination schemes to meet LPDDR6 electrical and timing requirements. •Translate system and interface specifications into detailed transistor-level circuit architectures and design specifications. •Own end-to-end block/IP delivery, including architecture studies, schematic design, pre-layout simulation, post-layout extraction, and sign-off. •Build and maintain verification test benches; validate performance across PVT corners, mismatch/Monte Carlo, aging, and post-extraction parasitics. •Analyze high-speed performance metrics such as eye margin, jitter, timing skew, voltage noise sensitivity, and simultaneous switching effects. •Work closely with layout engineers to provide floorplanning guidance, review critical layouts, and ensure robust matching, isolation, and parasitic control. •Support interface integration and sign-off, including power, performance, area (PPA) optimization and reliability checks (e.g., EM/IR, overstress, aging). •Support testchip and product silicon bring-up, characterization, and correlation with simulation results; drive root-cause analysis and ECOs as needed. •Collaborate effectively with digital design, verification, layout, package, SI/PI, product, and test teams. 任職資格 •BS or MS in Electrical/Electronics Engineering or related field. •Typically 5+ years of relevant experience in analog/mixed-signal IC design, with emphasis on high-speed I/O or memory interface circuits. •Strong fundamentals in CMOS device operation, analog circuit design, feedback and stability, noise/jitter analysis, and deep-submicron effects. •Hands-on experience designing high-speed TX/RX buffers, termination and impedance calibration circuits, and voltage-domain level shifters. •Proficiency with industry-standard design tools, typically including Cadence Virtuoso, Spectre/ADE or HSPICE, and post-layout extraction flows. •Ability to clearly communicate design intent, document trade-offs, and drive results in a cross-functional environment. •Basic written English proficiency required. Candidates must be able to read and write emails in simple English to communicate effectively with non-Mandarin-speaking colleagues. Preferred / Nice-to-Have Experience •Experience with memory or high-speed interface protocols such as LPDDR, DDR, HBM, or similar interfaces. •Experience with post-layout sign-off, EM/IR analysis, and reliability-aware analog design. •Familiarity with signal integrity concepts, channel effects, and interaction between I/O circuits and package/channel parasitics. •Experience supporting silicon validation, ATE characterization, and simulation-to-silicon correlation. •Scripting or automation experience using Python, SKILL, Verilog-A, or similar for simulation regression and result analysis.
國內、外旅遊補助生育補助年終獎金員工團保三節獎金 - 月薪45000元 台中市南區 4年工作經驗 今天剛更新展開
金大方鍋物正在尋找真正能扛起廚房核心的料理長， 帶領團隊打造高品質火鍋品牌。 ✨ 對餐飲工作充滿熱忱，具備高標準出餐品質管理能力 ✨做事細心負責，重視食品衛生、食材品質與廚房細節 ✨ 能獨立管理內場營運，具備團隊領導與協調能力 ✨ 能掌握廚房節奏與出餐效率，維持現場穩定運作 ✨ 具備責任感與抗壓性，能帶領團隊完成營運目標 ━━━━━━━━━━━━━━ 🌟【法定項目】 勞健保、勞退提撥金、加班費、特別休假、產假等勞基法規定之基本項目 ━━━━━━━━━━━━━━ ⏰【工作時間】 ▸ 門市營運時間 10:00－00:30 ▸ 早／中／晚班輪班制 ▸ 基本工時 8 小時 ▸ 夜間 24:00 後另提供夜班津貼 ━━━━━━━━━━━━━━ 【薪資待遇】 ▸ 月薪 $45,000元起 ▸ 依能力與經驗核定薪資 ▸ 加班費另計 ▸ 每年皆有升遷與調薪機會 ━━━━━━━━━━━━━━ 🌟【獎金與成長制度】 我們重視每位夥伴的付出與成長， 依營運狀況與個人表現，給予獎勵與成長的方向。 ✔ 每月紅利獎金／每季績效獎金／年終獎金 ✔ 久任獎勵制度 ✔ 完整新人教育訓練與在職培訓 ✔ 依工作表現安排培訓與考核 ✔ 提供升遷與調薪機會 ━━━━━━━━━━━━━━ 【夥伴福利】 ✔ 當日出勤提供員工餐 ✔ 每月員工用餐85折優惠 ✔ 教育訓練與在職培訓 ✔ 三節禮品、生日禮券 ✔ 春酒聚餐與員工活動 ✔ 員工宿舍、團體保險 ✔ 結婚／生育禮金等福利制度 ✔ 年度體檢全額補助（年資滿一年） ※ 部分福利需符合任職滿3個月後適用 ━━━━━━━━━━━━━━ 🌟【休假制度】 依行政院人事行政總處公布月休天數，國定假日如有加班另計 ━━━━━━━━━━━━━━ 【工作內容】 • 負責肉品修清、分切、保存管理及精緻擺盤，維持高品質出餐標準 • 執行食材前置處理與備料作業，依照點單需求完成餐點準備 • 規劃與管理廚房備料流程，控管出餐品質、份量與整體作業效率 • 熟練操作及維護廚房設備（如切肉機等），確保設備安全與正常運作 • 嚴格落實食品安全與環境衛生管理，維持食材新鮮度與廚房整潔 • 負責食材採購、庫存盤點、封膜與營業冰箱巡補，控管食材成本與庫存量 • 管理內場團隊，協調廚房與外場出餐節奏，確保餐點品質與服務流暢 • 執行教育訓練與人才培育，建立並落實廚房作業 SOP • 熟悉火鍋料理流程與餐飲服務品質，持續提升品牌料理水準與顧客用餐體驗
員工在職教育訓練良好升遷制度產假產檢假安胎假 - 面議（經常性薪資達4萬元或以上） 新竹市東區 7年工作經驗 今天剛更新展開
職責要求 •Design TX/RX, analog front-end, serializers/deserializers, high-speed level shifters, predrivers/drivers, and termination/impedance calibration blocks. •Equalization: Feed-Forward Equalization (FFE), DFE, CTLE and related adaptation/control loops. •Clocking support for links (e.g., CDR interactions, low-jitter clock generation/distribution as needed by PHY). •SI analysis and creation/validation of IBIS/IBIS-AMI models; channel characterization (insertion loss, return loss, crosstalk) and eye diagram margin assessment. •Own end-to-end block/IP delivery: architecture studies, specification, transistor-level design, simulation, post-layout sign-off, and silicon bring-up/characterization. •Build verification test benches; validate performance across PVT corners, mismatch/Monte Carlo (as applicable), and post-extraction parasitics. •Work closely with layout/mask designers: floorplanning guidance, layout reviews, and ensuring LVS/DRC clean implementation and parasitic awareness. •Support interface integration and sign-off: PPA optimization, reliability checks (e.g., EM/IR, aging/overstress), and timing closure collaboration. •Support IP integration on to Testchip as well as post-silicon evaluation including correlation with simulation and root-cause analysis for first-silicon bring-up. 任職資格 •BS/MS in Electrical/Electronics Engineering (or related). •Typically 7-10+ years of relevant experience in analog/mixed-signal IC design. •Strong fundamentals in CMOS device operation, analog design, feedback/stability, noise/jitter, and deep-submicron effects. •Proficiency with industry-standard tools (typical): Cadence Virtuoso, Spectre/ADE or HSPICE; plus modeling/scripting (e.g., Verilog-A/SystemVerilog, Python) as needed by the domain. •Ability to communicate clearly, document design decisions, and drive results in a cross-functional environment. Preferred / Nice-to-Have Experience •Experience with any high-speed interface protocols is a plus (e.g., DDR/LPDDR, HBM, UCIe, MIPI, LVDS).
國內、外旅遊補助生育補助年終獎金員工團保三節獎金 - 月薪46000元 台北市信義區 1年工作經驗 今天剛更新展開
歡迎無物業工作經驗、飯店相關工作經驗轉職，加入物業服務團隊，公司培訓有意願從事物業服務人員。 應聘求職線上即時諮詢：Line官方帳號 @790hyfce 1.門禁管制人員出入登記。 2.安全巡邏，發現異常時即時回報處理。 3.詳細登記案場郵件。 4.公設鑰匙、遙控器等鑰匙控管登記。 5.監控監視器畫面，發現異常即時處理。 6.各類火警受信總機、滅火器、消防栓等正確操作與使用。 7.緊急事件之處理，如火災、地震、竊盜等。 8.緊急事故發生時急難處理與人員疏導。 9.車道車輛進出引導、停車場車輛管理。 10.其他案場主管或公司主管交辦事項辦理。 11.工作內容會依據服務案場社區要求有所不同與調整。 12.每月最高工時288小時
員工電影員工餐廳三節獎金禮品激勵獎金 - 面議（經常性薪資達4萬元或以上） 新竹市東區 7年工作經驗 今天剛更新展開
職責要求 •Design and debug PLL/DLL architectures and circuits (integer/fractional-N; analog or digital-assisted). •Oscillators: LC or ring-oscillator (RO) VCO/DCO, frequency synthesis, phase noise/jitter analysis and budgeting. •Delay lines, measurement/ruler circuitry, phase interpolators, and calibration/trim techniques. •DCC/DCM/DCA, clock tree/distribution, and clock management units; low-jitter clock generation and distribution networks. •Own end-to-end block/IP delivery: architecture studies, specification, transistor-level design, simulation, post-layout sign-off, and silicon bring-up/characterization. •Behavioral modeling (e.g., Verilog-A/SystemVerilog) to explore loop dynamics, spur/jitter mitigation and system interactions. •Build verification test benches; validate performance across PVT corners, mismatch/Monte Carlo (as applicable), and post-extraction parasitics. •Work closely with layout/mask designers: floorplanning guidance, layout reviews, and ensuring LVS/DRC clean implementation and parasitic awareness. •Meet quality and reliability requirements (e.g., EM/IR, aging/overstress); contribute to robust design methodology and sign-off checklists. •Support IP integration on to Testchip as well as post-silicon evaluation including correlation with simulation and root-cause analysis for first-silicon bring-up. 任職資格 •BS/MS in Electrical/Electronics Engineering (or related). •Typically 7-10+ years of relevant experience in analog/mixed-signal IC design. •Strong fundamentals in CMOS device operation, analog design, feedback/stability, noise/jitter, and deep-submicron effects. •Proficiency with industry-standard tools (typical): Cadence Virtuoso, Spectre/ADE or HSPICE; plus modeling/scripting (e.g., Verilog-A/SystemVerilog, Python) as needed by the domain. •Ability to communicate clearly, document design decisions, and drive results in a cross-functional environment. Preferred / Nice-to-Have Experience •Experience with any high-speed interface protocols is a plus (e.g., DDR/LPDDR, HBM, UCIe, MIPI, LVDS).
國內、外旅遊補助生育補助年終獎金員工團保三節獎金 - 面議（經常性薪資達4萬元或以上） 新竹市東區 7年工作經驗 今天剛更新展開
職責要求 •Reference generation: bandgap, bias circuits, reference voltages/currents; high-accuracy, low-noise design techniques. •Low offset / low-noise voltage regulators (LDO) and stability/compensation networks; PSRR and transient response optimization. •Voltage and power monitoring circuits: droop detection, voltage detectors, PowerGood and POR generation, analog sensing, and housekeeping blocks. •Power-management components, linear and/or switching-adjacent blocks, charge pumps, as applicable to the SoC/PHY environment. •Design/support ADC/DAC blocks and associated analog support circuits (sampling, references, amplifiers/comparators, clocking). •Voltage and temperature sensor design and characterization. Bandgap and PTAT-based temperature sensing; process corner detection circuits. Sensor readout, digitization, and calibration techniques. •Own end-to-end block/IP delivery: architecture studies, specification, transistor-level design, simulation, post-layout sign-off, and silicon bring-up/characterization. •Build verification test benches; validate performance across PVT corners, mismatch/Monte Carlo (as applicable), and post-extraction parasitics. •Work closely with layout/mask designers: floorplanning guidance, layout reviews, and ensuring LVS/DRC clean implementation and parasitic awareness. •Meet quality and reliability requirements (e.g., EM/IR, aging/overstress); contribute to robust design methodology and sign-off checklists. •Support IP integration on to Testchip as well as post-silicon evaluation including correlation with simulation and root-cause analysis for first-silicon bring-up. 任職資格 •BS/MS in Electrical/Electronics Engineering (or related). •Typically 7-10+ years of relevant experience in analog/mixed-signal IC design. •Strong fundamentals in CMOS device operation, analog design, feedback/stability, noise/jitter, and deep-submicron effects. •Proficiency with industry-standard tools (typical): Cadence Virtuoso, Spectre/ADE or HSPICE; plus modeling/scripting (e.g., Verilog-A/SystemVerilog, Python) as needed by the domain. •Ability to communicate clearly, document design decisions, and drive results in a cross-functional environment. Preferred / Nice-to-Have Experience •Experience with any high-speed interface protocols is a plus (e.g., DDR/LPDDR, HBM, UCIe, MIPI, LVDS).
國內、外旅遊補助生育補助年終獎金員工團保三節獎金 - 面議（經常性薪資達4萬元或以上） 新竹市東區 2年工作經驗 今天剛更新展開
1.數位轉型推動－專案統籌、策劃、並推動數位轉型。 2.建立完善的數據基礎，建立營運管理指標並進行分析改善。並協助其他部門進行業務改善。 3.專案管理：負責規劃和執行數位轉型專案，包括設定目標、制定計畫和監控執行進度。 4.其他主管交辦事項。 ※該職務會需要與本社進行業務的溝通，故日文程度有JLPT N2以上要求。
需穿著員工制服員工在職教育訓練良好升遷制度全勤獎金年節獎金 - 面議（經常性薪資達4萬元或以上） 桃園市龜山區 工作經歷不拘 今天剛更新展開
工作內容 1.具有總幹事事務人員證照及相關經驗 2.門禁管制，以及來賓訪客的接待、登記、張貼公告 3.負責通知連絡公共設備的修繕 4.處理客訴，並規勸喧嘩及濫用公物等行為 5.執行公共設施的各項使用管理辦法 6.協助召開定期或不定期的住戶管理會議 7.處理物業財務收支款 8.協助企劃大樓消防及防災等講習及演練 9.協助協調相關公共管理服務事物之計畫擬稿、呈核、文書業務，並作建檔管理之處理
員工生日禮金三節獎金意外險員工團保需穿著員工制服 - 面議（經常性薪資達4萬元或以上） 高雄市左營區 工作經歷不拘 今天剛更新展開
職責要求 1.辦理電力系統相關工程技術，需熟悉電驛保護協調、電力相關標準，並執行型態管理，以確保設備設計功能正常、維持營運安全。 2.協辦電力系統升級、置換等相關工程之技術研擬及現場管理作業，包含招標及技術文件撰稿、現勘、監工、測試、點移交作業等。 3.系統性設備異常營運與維修技術支援，需與採購、設備介面單位及契約承商等協作，執行專案工程履約管理作業，確保工程契約符合安全準則。 4.協助評量施工與測試作業風險，規範風險減輕需求。 5.分責承辦部門工程合約之設計審查、意見彙整與澄清、介面與排程協調、施工與測試監察進度管控與彙報等合約執行作業項目。 6.依公司政策，辦理與其他機關單位之技術協助與相關業務。 任職資格 1.大學以上，電機電子工程相關系所，英文中上可溝通及閱讀英文文件 2.具高考電機工程技師尤佳 3.熟悉工程專案管理作業與一般採購合約流程與管理 4.熟悉軌道供電系統相關子系統包括：變電系統、輸電系統、電力監控系統、配電系統及道旁機電系統等
國內、外旅遊補助生育補助年終獎金員工團保三節獎金 - 月薪40000元 台中市南區 4年工作經驗 今天剛更新展開
【森川丼丼旗下品牌｜金大方火鍋｜ 店長 招募中】 ✨ 你喜歡帶領團隊完成一間店的節奏與成果嗎？ ✨ 你對餐飲現場營運與服務品質有高度熱忱嗎？ 在這裡，店長不只是管理者， 更是現場節奏的掌舵者、團隊成長的推動者 我們重視的不只是營業數字， 更是團隊穩定度、服務品質與整體體驗的累積 ━━━━━━━━━━━━━━ 🌟【法定項目】 勞健保、勞退提撥金、加班費、特別休假、產假等勞基法規定之基本項目 ━━━━━━━━━━━━━━ ⏰【工作時間】 ▸ 門市營運時間 10:00－00:30 ▸ 早／中／晚班輪班制 ▸ 基本工時 8 小時 ▸ 夜間 24:00 後另提供夜班津貼 ━━━━━━━━━━━━━━ 【薪資待遇】 ▸ 月薪 $40,000元起 ▸ 依能力與經驗核定薪資 ▸ 加班費另計 ▸ 每年皆有升遷與調薪機會 ━━━━━━━━━━━━━━ 🌟【獎金與成長制度】 我們重視每位夥伴的付出與成長， 依營運狀況與個人表現，給予獎勵與成長的方向。 ✔ 每月紅利獎金／每季績效獎金／年終獎金 ✔ 久任獎勵制度 ✔ 完整新人教育訓練與在職培訓 ✔ 依工作表現安排培訓與考核 ✔ 提供升遷與調薪機會 ━━━━━━━━━━━━━━ 【夥伴福利】 ✔ 當日出勤提供員工餐 ✔ 每月員工用餐85折優惠 ✔ 教育訓練與在職培訓 ✔ 三節禮品、生日禮券 ✔ 春酒聚餐與員工活動 ✔ 員工宿舍、團體保險 ✔ 結婚／生育禮金等福利制度 ✔ 年度體檢全額補助（年資滿一年） ※ 部分福利需符合任職滿3個月後適用 ━━━━━━━━━━━━━━ 🌟【休假制度】 依行政院人事行政總處公布月休天數，國定假日如有加班另計 ━━━━━━━━━━━━━━ 【職務內容】 ▸ 召集營業前會議，制定營運計畫並監督團隊執行 ▸ 帶領並培育外場團隊（含面試、排班、訓練與晉升） ▸ 維持外場服務品質與環境整潔，確保顧客滿意度 ▸ 即時處理顧客需求及現場突發狀況 ▸ 進行商圈調查與營運數據分析，擬定行銷策略 ▸ 維護門市設備與清潔，確保消防與食品安全符合法規 ▸ 與內場緊密合作，確保出餐與服務流程順暢 ▸ 協助優化營運流程，提升整體效率 ▸ 控管門市帳務、食材成本、支出及庫存管理 ▸ 與總部協作執行營運策略
員工在職教育訓練良好升遷制度產假產檢假安胎假 - 月薪45000元 台中市大雅區 工作經歷不拘 今天剛更新展開
1. 半導體生產設備安裝、故障排除、維護、了解並解決客戶問題。 2. 當需要日本方面協助時，能準確傳達資訊給日本，並理解日本的回饋，進而執行問題改善。 3.需於無塵室工作 4.其他主管交辦事項 5.須配合出差及加班(合法給付加班費) 所需技能： 1. 設備FSE現地客服工程師經驗（若曾對應半導體大廠經驗者優先） 2. 日語能力（N2以上）能流利與日本人對談
就業保險產假產檢假安胎假家庭照顧假 - 面議（經常性薪資達4萬元或以上） 苗栗縣頭份市 5年工作經驗 今天剛更新展開
1.具銀行工作經驗5年以上。 2.具銀行存匯櫃台覆核工作經驗1年以上。 3.取得「銀行內部控制與內部稽核測驗」、「初階外匯人員專業能力測驗」及「防制洗錢及打擊資恐專業人員測驗」證書。 為加速招募流程進行，請務必同時投遞人力銀行職缺與登錄本行官網履歷 ––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––– 台中商業銀行官網-招募專區 https://www.tcbbank.com.tw/employ/RecruitsSys/Job_Statute.asp
- 月薪45000~60000元 桃園市平鎮區 工作經歷不拘 今天剛更新展開
1.提供基本的病患基礎醫藥照顧， 如：包紮傷口、換藥等。 2.測量並且記錄病患的生理狀態（如：體重、體溫、血壓、脈搏和呼吸）、進食量、排便狀況等。 3.傷口照護、觀察記錄患者給藥之後的狀況並加以回報。 4.觀察、記錄並回報病人在接受醫療後狀態的改變，特別是一些不尋常的症狀反應，必要時採取救護措施。 5.接聽病患求助電話，並且提供協助。 6. 此職務為護理之家護理人員
產假產檢假安胎假家庭照顧假年終獎金 -
