面議(經常性薪資達4萬元或以上) 新竹市東區 工作經歷不拘 今天剛更新
1. Familiar with chip digital design flow, including RTL integration, simulation, STA, power analysis
2. Basic knowledge of analog design
3. Mixed signal design experience is a plus.
4. SoC architecture exploration and performance analysis experience is plus.
5. Post-silicon mass production experience ((Ex: DFT, CP, FT)) is a plus.
1 . 熟悉數位IC整合流程, 包含RTL, 模擬, 時序分析, 功耗分析,
2 . 具類比IC設計的基本知識
3. 混和訊號IC設計經驗是加分項
4 . 系統架構分析經驗是加分項
5 . 具IC量產相關經驗(Ex: DFT, CP, FT)是加分項
展開